mq算术编码器的ip软核设计

mq算术编码器的ip软核设计

ID:33169729

大小:449.94 KB

页数:64页

时间:2019-02-21

mq算术编码器的ip软核设计_第1页
mq算术编码器的ip软核设计_第2页
mq算术编码器的ip软核设计_第3页
mq算术编码器的ip软核设计_第4页
mq算术编码器的ip软核设计_第5页
资源描述:

《mq算术编码器的ip软核设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、华中科技大学硕士学位论文MQ算术编码器的IP软核设计姓名:杨海东申请学位级别:硕士专业:模式识别与智能系统指导教师:田金文;谭毅华20060428摘要随着互联网和多媒体技术的进步,信息技术得到了飞速的发展。随着人们追求更高质量的多媒体信息,信息的传递受限于信息传输线路的带宽,大容量的信息往往无法及时传递;信息的存储受限于存储设备的容量。在这种情况下,原有的JPEG标准已经不能满足越来越高的对静态图像压缩标准的要求。JPEG2000标准是由联合图像专家组在2001年1月推出的新一代数字图像压缩标准。JPE

2、G2000不仅比现有的JPEG标准有更好的压缩效果,并且提供很多新的特性。JPEG2000支持质量可伸缩性、分辨率可伸缩性、感兴趣区域编码,并且在同一框架中同时支持无损和有损压缩。在整个JPEG2000系统中,MQ算术编码器越来越成为整个系统的瓶颈所在,而由于MQ编码算法固有的串行性,使得硬件实现时不易采用流水线结构,数据吞吐量难于提高。为此,首先分析了JPEG2000标准中MQ编码算法的软件流程,在总结前人研究的基础上,对MQ编码算法进行了相应的修改以适应硬件实现,提出一种采用四级流水线的MQ编码器硬

3、件结构。该硬件结构能够每个时钟周期处理一对输入数据(CX,D),真正实现完全流水,增加了编码器的数据吞吐量。该结构采用硬件描述语言实现,经过仿真验证功能正确。实验结果表明编码器在Altera的EP1S25B672上最高运行速度能够达到60MHz,共占用了1620个LE资源。本设计以较少的资源,实现了较大的数据吞吐量,具有一定的实用价值。论文最后,给出了全文研究工作的总结,并对未来的研究工作进行了展望。关键词:JPEG2000;图像压缩;二进制算术编码;流水线IAbstractWiththeadvance

4、mentofnetworkandmultimediatechnology,informationtechnologyhasgreatdevelopment.Peoplelookforwardtomorequalifiedmultimediainformation.Butthetransferofinformationislimitedbythebandwidthoftransferline.Andtherestoreofinformationislimitedbythecapacityofmemory.

5、SoJPEGstandardisnotabletoaffordtherequirementofstillimagecompressionanymore.JPEG2000isanewimagecompressionstandard,developedundertheauspicesofIOS/IECJTCI/SC29/WG1inJanuary,2001.ComparedwithJPEGstandard,theJPEG2000standardnotonlyhasbettercompressionperfor

6、mance,butalsohasmanyexcellentfeatures.JPEG2000providesqualityscalability,resolutionscalability,regionofinterest(ROI)coding,andsupportsbothlossandlosslesscodinginthesameframework.ThebottleneckoftheJPEG2000systemresultsfromthethroughputoftheMQarithmeticcod

7、er.Sincetheencodingproceduresareinherentlyserialprocesseswithhighdependency,arithmeticcodingisverydifficulttobepipeline,andthethroughputislow.WefirstanalyzethesoftwareflowofMQ-codingalgorithminJPEG2000standard,onthebasisofpredecessor’sresearch,andwemodif

8、iedsomeoperationstosuithardwareimplementation.Thenweproposedthefourstagespipelinearchitecture.Theproposedarchitectureisfullypipeline,andallalgorithmsofMQ-coderareexecutedinoneclockcycle,sothroughputwasincreased.Thisarchite

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。