探析aes加密ip软核的研制

探析aes加密ip软核的研制

ID:35123070

大小:1.57 MB

页数:57页

时间:2019-03-19

探析aes加密ip软核的研制_第1页
探析aes加密ip软核的研制_第2页
探析aes加密ip软核的研制_第3页
探析aes加密ip软核的研制_第4页
探析aes加密ip软核的研制_第5页
资源描述:

《探析aes加密ip软核的研制》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、西安电子科技大学硕士学位论文AES加密IP软核的研制姓名:吴晓成申请学位级别:硕士专业:计算机应用技术指导教师:高琳20070101摘要AES(Adv如ccdEncryptionSt柚dafd)高级加密标准是NIST(NationalInstituteofSt趾d棚sand1khnolo鳓于2001年公布,用于信息安全领域的数据加解密。√钲S可以用软件或者是硬件来实现,其中硬件实现』址蕊具有更高的处理速度,更可靠的保密性等优点。对于硬件实现AES算法的研究,以前的工作主要集中在s.Box,MixCoIu

2、mn,KeyExpansion等模块电路的优化和系统架构上。本文给出了AEs加密口核的一种完整的RTL(Re西sterTransferL胛e1)级实现。在系统设计的初期,为了对各个模块之间的逻辑关系和时序关系分别有一个清晰的理解,我们用c++语言完成了AEs加密算法的行为级描述,设计了AEs加密m核的有限状态机,并在此基础上进一步给出了』墟S加密口核的外部端口及其时序关系的一种定义。在系统架构中,系统最大的特点是具有轮问流水线和轮内流水线的结构,这是为了在总体设计上最大限度提高口核的吞吐量。对于具体的模

3、块设计,我们在以往工作的基础上,采用了成熟的复合域和5级流水线的技术实现S—Box,这样就避免了大量使用ROM。并且对KeyExpa璐i∞进行了7级流水线设计,使之与总体架构相互配合。最后我们完整地实现了一种高速AES加密口软核,经过大量的功能验证和时序分析,证明了我们设计的RTL代码的正确有效性。在FPGA上的试验表明:设计可以轻松运行在100MHz频率以上,最高频率可达到200MHz左右,其实际的吞吐量最高可达到23.04Gbps。关键词:^EsIP核有限状态机寄存器传输级综合A.bstl.actA

4、Es(AdvallcedEncryptionst卸d盯ds)waSpublishedbyNIsT州ationalh塔tituteofStaIldardsandTecIlnology)in2001,whichencryptthedatasint11efield0fiIlf0皿ations咖rity.Therc缸esoftwarcandh盯dwarejmplementationapproachesfor山eAeSa190rithⅡ1.o)mparcdtosofIvarcimplementation,删war

5、cimplem如tatio璐providemorcphysicalsecIlrity鹤weU笛higherspeed.M柚yworl【shavebe如done妣us0ntheoptimization0fS-Box,MixColumn卸dKeyExp卸sionmodule.hthisthesis,a∞mpleleRTLiIIlplemen诅tionofAESencryption口∞rcispresen刚.Atthebe百nningofsystcms“1Icturc,C++isusedint11ebehaV

6、iorleVelofA】巳s卸dFinjlcStatcMachine0fJ址强口corcisdesi印edto硼derSt锄dclearlytherclatio璐hipoflogic柚dtimingbet、Vccnthemodul龉.B笛edonthese、Vorks,、ⅣcdefmetheI/OponsanditstimiIlgrelati∞shipoftheAESenaypti∞口core.hthepmccssofsystemstmdurc,b髓ed0niIlteHDund卸dintm-roundp

7、ipelinearchitecture,wepres如t卸e伍cienthardwarcdesi驴toincrca∞througllputfortheAESIPcore.DuringthemodulesdesigⅡ’thejmplementationofS—BoxisoptimizedtOavoidtoomanyROMusedbyusing∞mpositefieldarithmetic肌d5pipelineleVel.T0workwiththe∞modulcs,tbeaDchjtecIureof7pip

8、elinelcvelhasbccnuscdinthcKeyExpa璐i∞moduledesign.FinaUy’wefmishthedesi印ofAESsoft口corc.FunctionVe商cati∞卸dtimjIlg卸alysisprovethcdesi印ofRTLcodesisfe笛ible.TcstinginFPG八吐”clock丘equent0f0urdesi印啪reach100MHz一200MHz.AES∞ft口corec卸p

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。