2017毕业论文-基于cpld的数字钟设计

2017毕业论文-基于cpld的数字钟设计

ID:33115672

大小:2.33 MB

页数:20页

时间:2019-02-20

2017毕业论文-基于cpld的数字钟设计_第1页
2017毕业论文-基于cpld的数字钟设计_第2页
2017毕业论文-基于cpld的数字钟设计_第3页
2017毕业论文-基于cpld的数字钟设计_第4页
2017毕业论文-基于cpld的数字钟设计_第5页
资源描述:

《2017毕业论文-基于cpld的数字钟设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、摘要CPLD/FPGA是近几年集成电路中发展最快的产品。由于CPLD性能的高速发展以及设计人员自身能力的提高,可编程逻辑器件供应商将进一步扩大可编程芯片的领地,将复杂的专用芯片挤向高端和超复杂应用。据ICInsights的数据显示,CPLD市场从1999年的29亿美元增长到去年的56亿美元,几乎翻了一番。Matas预计这种高速增长局面以后很难出现,但可编程逻辑器件依然是集成电路中最具活力和前途的产业。本文介绍了利用CPLD器件ispLSI1032E采用在系统编程技术构成数字钟控系统的基本过程,本系统在东南大学SE-3

2、型ISP数字实验机上通过仿真实验,只要设计出印刷电路板即可使该系统成为实际产品。实践证明,在系统编程技术与新型可编程逻辑器件的结合,可以将一个复杂的数字系统大部分功能在一片CPLD器件内实现,这不仅简化了数字系统的设计过程,而且大大减少了系统所用器件的数量,提高了系统的可靠性与性价比。关键词:CPLD,数字钟控,SE-3型ISP数字实验机,Lattice目录摘要1目录2一系统简介31.CPLD简介3(1)CPLD的发展历史及应用领域3(2)CPLD器件特点4(3)如何使用CPLD4(4)FPGA与CPLD的辨别和分类

3、52.数码管显示器简介5(1)数码管的分类5(2)数码管的驱动方式6(3)数码管参数6(4)数码管应用7(5)数码管使用的电流与电压7(6)恒流驱动与非恒流驱动对数码管的影响7(7)怎样测量数码管引脚8二系统电路设计91.数字钟控系统的基本结构92.数字钟在ispLSI1032E内的实现10(1)秒计数模块11(2)分计数模块11(3)时计数模块12(4)上下午(A/P)转换模块13(5)数字钟的组装143.时控系统的设计14(1)二—十进制译码电路14(2)时间选择矩阵154.数字钟控系统构成16三结束语18四参考

4、文献19附录一:部分程序清单20一系统简介1.CPLD简介  CPLD(ComplexProgrammableLogicDevice)复杂可编程逻辑器件,是从PAL和GAL器件发展出来的器件,相对而言规模大,结构复杂,属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆(“在系统”编程)将代码传送到目标芯片中,实现设计的数字系统。  CPLD主要是由可编程逻辑宏单元(MC,MacroCell

5、)围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂,并具有复杂的I/O单元互连结构,可由用户根据需要生成特定的电路结构,完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连,所以设计的逻辑电路具有时间可预测性,避免了分段式互连结构时序不完全预测的缺点。(1)CPLD的发展历史及应用领域  20世纪70年代,最早的可编程逻辑器件--PLD诞生了。其输出结构是可编程的逻辑宏单元,因为它的硬件结构设计可由软件完成(相当于房子盖好后人工设计局部室内结构),因而它的设计比纯硬件的数字电路具有很强的灵活性,

6、但其过于简单的结构也使它们只能实现规模较小的电路。为弥补PLD只能设计小规模电路这一缺陷,20世纪80年代中期,推出了复杂可编程逻辑器件--CPLD。目前应用已深入网络、仪器仪表、汽车电子、数控机床、航天测控设备等方面。(2)CPLD器件特点  它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点,可实现较大规模的电路设计,因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模

7、通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分,它的设计和应用成为电子工程师必备的一种技能。(3)如何使用CPLD  CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆(“在系统”编程)将代码传送到目标芯片中,实现设计的数字系统。  这里以抢答器为例讲一下它的设计(装修)过程,即芯片的设计流程。CPLD的工作大部分是在电脑上完成的。打开集成开发软件(Altera公

8、司Max+pluxII)→画原理图、写硬件描述语言(VHDL,Verilog)→编译→给出逻辑电路的输入激励信号,进行仿真,查看逻辑输出结果是否正确→进行管脚输入、输出锁定(7128的64个输入、输出管脚可根据需要设定)→生成代码→通过下载电缆将代码传送并存储在CPLD芯片中。7128这块芯片各管脚已引出,将数码管、抢答开关、指示灯、蜂鸣器通过

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。