关于多路抢答器设计实验报告

《关于多路抢答器设计实验报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、本科学生设计性实验报告项冃组长学号成员专业电子信息工程班级实验项目名称多路抢答器指导教师及职称开课学期2014至2015学年上学期上课时间2014年11刀28日学生实验报告（三）学生姓名学号同组人：实验项目多路抢答器■必修□选修□演示性实验□验证性实验□操作性实验■设计性实验实验地点物华楼201实验仪器台号指导教师实验口期及节次2014年11月28日—、实验综述1、实验要求：（1）设计一个智力竞赛抢答器，可同时提供八名选手参加比赛，按钮的编号为1、2、3、4、5、6、7、8o（2）给主持人设置一个控制开关，用來控制系统的清零。（3）抢答器具有数据锁存和显示的功能。主持人将系统复位后，

2、参赛者按抢答开关，则该组指示灯亮，并显示岀抢答者的序号，同时发岀报警声音。（4）设置计分电路。每组在开始时预置100分，抢答后由主持人控制，答对加10分，答错减10分。（5）选做：増加抢答器定时抢答功能。抢答时间可预设，当主持人启动开始键后，定时器开始减计数并显示，参赛选手在设定时间内进行抢答，如果定时时间到，无人抢答，定时器发岀短暂的声响，本次抢答无效，封锁输入电路，禁止选手超时后抢答。2、实验所用仪器及元器件：（1）74LS1488线一3线优先编码器567A2GN0引出端符号：0-7编码输入端（低电平有效）；EI选通输入端（低电平有效）A（）、Al、A2编码输出端（低电平有效）G

3、S宽展端（低电平有效）；E0选通输出端真值表：InputsOutputsEl01234567A2A1AOGSEOHXXXXXXXXHHHHHLHHHHHHHHHHHHLLXXXXXXXLLLLLHLXXXXXXLHLLHLHLXXXXXLHHLHLLHLXXXXLHHHLHHLHLXXXLHHHHHLLLHLXXLHHHHHHLHLHLXLHHHHHHHHLLHLLHHHHHHHHHHLH(2)74LS13874LS138:3线一8线译码器当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平

4、译出。利用Gl、/（G2A）和/（G2B）可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。若将选通端中的一个作为数据输入端吋，138还可作数据分配器。管脚图：ABC671MG1Y7GNO*zv*°OUTPUTSaECTENABLE引出端符号:A、B、C译码地址输入端;G1选通端/(G2A)、/(G2B)选通端(低电平有效);Y0〜Y7译码输出端(低电平有效)功能表:InputsOutputsEnableSelectG1G2*CBAY0Y1Y2Y3Y4Y5Y6Y7XHXXXHHHHHHHHLXXXXHHHHHHHHHLLLLLHHHHHHHHLLLHHLHHHHH

5、HHLLHLHHLHHHHHHLLHHHHHLHHHHHLHLLHHHHLHHHHLHLHHHHHHLHHHLHHLHHHHHHLHHLHHHHHHHHHHL(2)74LS4774LS47:10线一4线优先编码器(BCD输击)74LS47为10线一4线优先编码器，共有54/74147和54/74LS147两种线路结构型式，主要屯特性的典型值如下:147将9条数据线(1-9)进行4线BCD编码，即对最高位数据线进行译码。当——9均为高电平时，编码输出(ABCD)为十进制零。故不需单设/IN0输入端。INPUTSOUTPUT•八、OUYPUTVccNCD3219A■61413121110

6、91ici[3219-O4Ao-567€CEXr,r,i1234567184$678CBGNOINPUTSOUTPUTSTruthTableDecimalorFunctionInputsOutputsNoteLTRBIA3A2A1AOBI/RBOabcdefg0HHLLLLHLLLLLLH(Note2)1HXLLLHHLLHHHH:Nc:e2)2HXLLHLHLLHLLHL3HXLLHHHLLL.LHHL4HXLHLLHHLJHHLL5HXLHLHHLHLLHLL6HXLHHLHHHLLLLL7HXLHHHHLLLHHHH8HXHLLLHLL1LLLLLGHXHLLHHLLLHHLL

7、10HXHLHLHHHHLLHL11HXHLHHHHHLLHHL12HXHHLLHHLHHHLL13HXHHLHHLHHLHLL14HXHHHLHHHHLLLL15HXHHH-HHHHHHHHBlXXXXXXLHHHHHHH:Note3)rbTHLLLLLLHHHHHHH{Note4)rLXXXXXHLLLLLLL:Nc:e5)（4）74LS190190的预置是异步的。当置入控制端（LD）为低电平时，不管时钟CP的状态如何，输出端（Q0〜Q3）即可预置成与