基于fpga的无源雷达互相关处理器的设计

《基于fpga的无源雷达互相关处理器的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、中国科学技术大学硕士学位论文基于FPGA的无源雷达互相关处理器的设计姓名：林森申请学位级别：硕士专业：电路与系统指导教师：罗玉平20040501摘要对无源雷达的直通信号和反射信号进行互相关运算可以检测目标是否存在，在实时探测下，其运算量巨大。本文就如何实时完成互相关运算做了比较深入细致的研究工作。．T．一-I、在本文中，通过z(f，，)=∑x+(f+s)y(t+，+s)来计算互相关值，在系s=O气统采样频率F为1M，计算窗口值为T为32，探测距离参数R为128时，实时完成互相关运算需要每秒完成FxTxR：lM*32*128=4G复数乘加。这远远超出了现有DSP的运算能

2、力。本文结合FPGA强大的计算能力以及可编程性，用FPGA搭建了一个专用互相关处理器，使其能够满足实时互相关计算。本文从提高运算的并行度和优化算法两个方面对互相关算法的实现进行了评估。首先分析了基于13个并行slices的方案，该方案充分利用FPGA的硬件资源，在FPGA内部搭建32．n(n=l，2⋯)个运算单元，利用四组寄存器预装数据，辅助SRAM缓存A／D转化而来的数据，从而防止计算过程中运算单元的闲置，在高端FPGA芯片上，该方案能够实现采样频率为埘，计算窗口T：32，距离参数R=32的互相关计算。但随着T和R的提高，所需FPGA的资源也都成线性增加。在优化算法

3、方面，我们注意到互相关运算中具有大量重复的运算，利用上一时刻的运算结果，计算下一时刻同一距离上的互相关值，仅仅需要一次乘法、两次加法操作，而且它的计算量不会随着R和T的提高随之增加，这使系统性能的提高成为可能。本文基于FIFO的互相关运算器就是根据优化后的算法实现的。同基于n个并行slices的方案相比，它具有易于实现，易于提高探测精度和探测距离，基于这些优点，本文详细阐述了基于FIFO的方案。基于FIFO互相关处理器，包括A／D控制模块、数据预装模块、乘加运算模块、数据缓存模块、FIFO控制模块等实现了两路信号从A／D采样到互相关运算，并把计算结果送往DSP做进一步

4、处理。基于FIFO的方案省去了并行Slices方案中用来缓存x和y数据的SRAM，同时也去掉了复杂的四组数据预装寄存器组，对所需计算资源也大大降低，从而对FPGA芯片的性能要求大大降低。基于FIFO中国科技大学硕士论文的方案还具有良好的模块化，整个过程分为“采样斗组织数据一计算。存储”四大模块，每个模块互不干扰，故数据流结构简单，电路本身也更为简化，速度更快，易于在FPGfi上实现。用硬件描述语言进行时序模拟表明，在采样频率F为1M，窗口T为32，距离参数R为128时，能够实时完成两路信号的互相关计算。整个系统全硬件实现，无需软件干预。II巾围科拙大学硕1～论文摘要A

5、bstractObjectscarlbedetectedbythecorrelation—processbetweenthereferencesignalandthereflectedsignalwhichbelongtothePassive—radarsystem．Theprimarydrawbackofthisapproachisthatitrequiressignificantcomputationalpowertoprocesstheradardatainreal—time．Accordingthisproblem，wehavereserchedtodemon

6、startehowtoprocesstheradardatainreal—time．Inoursystemweusetheformular—l=(f，尸)=∑x+(f+s)y(f+，．+s)todot}lispmcess，Ifthes锄plingrateFisjs=01MHz，thewindowTis32andtheRangeRis128，itrequiresathroughputofabout4GOPS．ThegeneralDSPprocessorsCallnotsupplysuchhugecomputationalpower．BasedonFPGAisprogra

7、mable．weuseFPGAtoimplementsuchfastcomputationonlyforcorrelationprocess．Weevaluatethecorrelation-processhardware—corethroughtwoways：increasethenumberofparalleloperationcoresoroptimizethealgorithmofcorrelation．Inordertoincreasethenumberofoperationcores，WebuiltanFPGA-basedpipeline