基于fpga和dsp的被动雷达信号分选处理器的设计

《基于fpga和dsp的被动雷达信号分选处理器的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、２０现代电子技术２０１１年第３４卷基于ＦＰＧＡ和ＤＳＰ的被动雷达信号分选处理器的设计王丽（中国空空导弹研究院，河南洛阳４７１００９）摘要：介绍了基于ＤＳＰ和ＦＰＧＡ的末制导雷达信号处理机分选软硬件的设计及实现，该系统以一片ＤＳＰ为主处理器，配合ＦＰＧＡ及其他外围电路用于实现雷达信号的分选跟踪。由于采用ＤＳＰ＋ＦＰＧＡ，不仅很好地实现了实时性，而且系统集成度高，可靠性好，易于修改，使用灵活，因此具有较强的实用价值和参考价值。关键词：信号分选；被动雷达；脉冲描述字；脉冲重复频率中图分类号：ＴＮ９５７．５２－３４文献标识码：Ａ文章编号：１００４－３７３Ｘ（２０１１）２３－００２０

2、－０３ＤｅｓｉｇｎｏｆＤｉｇｉｔａｌＳｉｇｎａｌＣｌａｓｓｉｆｉｃａｔｉｏｎＰｒｏｃｅｓｓｏｒｉｎＰａｓｓｉｖｅＲａｄａｒＳｙｓｔｅｍＢａｓｅｄｏｎＦＰＧＡａｎｄＤＳＰＷＡＮＧＬｉ（ＣｈｉｎａＡｖｉａｔｉｏｎＭｉｓｓｉｌｅＡｃａｄｅｍｙ，Ｌｕｏｙａｎｇ４７１００９，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：ＴｈｅｈａｒｄｗａｒｅａｎｄｓｏｆｔｗａｒｅｄｅｓｉｇｎｏｆｓｉｇｎａｌｃｌａｓｓｉｆｉｃａｔｉｏｎｐｒｏｃｅｓｓｏｒｉｎｐａｓｓｉｖｅｒａｄａｒｂａｓｅｄｏｎＤＳＰａｎｄＦＰＧＡａｒｅｉｎｔｒｏｄｕｃｅｄ．ＴｈｅｓｙｓｔｅｍｕｓｅｄＤＳＰａｓｍａｉｎｐｒｏｃｅｓｓｏｒ，ｃｏｍｂｉｎ

3、ｅｄＦＰＧＡｗｉｔｈｏｔｈｅｒｐｅｒｉｐｈｅｒａｌｃｉｒｃｕｉｔｓｔｏｒｅａｌｉｚｅｄｒａｄａｒｓｉｇ－ｎａｌｃｌａｓｓｉｆｉｃａｔｉｏｎａｎｄｔｒａｃｋｉｎｇ．Ｔｈｅｒｅａｌ－ｔｉｍｅｐｅｒｆｏｒｍａｎｃｅｉｓａｃｈｉｅｖｅｄ，ａｎｄｔｈｅｓｙｓｔｅｍｈａｓｈｉｇｈｉｎｔｅｇｒｉｔｙａｎｄｒｅｌｉａｂｉｌｉｔｙｂｙｕｓｉｎｇＤＳＰａｎｄＦＰＧＡ．Ｔｈｅｓｙｓｔｅｍｉｓｅａｓｙｔｏｂｅｍｏｄｉｆｉｅｄａｎｄｆｌｅｘｉｂｌｅ，ｗｈｉｃｈｈａｓｐｒａｃｔｉｃａｌｖａｌｕｅａｎｄｒｅｆｅｒｅｎｃｅ．Ｋｅｙｗｏｒｄｓ：ｓｉｇｎａｌｃｌａｓｓｉｆｉｃａｔｉｏｎ；ｐａｓｓｉｖｅｒａｄａ

4、ｒ；ＰＤＷ；ＰＲＩ本功能是处理数字系统传来的数据，用各种信号处理方０引言法完成目标的实时检测、截获、跟踪和识别等，输出处理雷达信号处理机的被动工作模式是一种基于对敌结果。为了适应各种应用要求，信号处理算法复杂，对方目标雷达的信号进行检测和分析、从中获得敌方雷达信号处理机的处理能力提出了很高的要求。目标信息的系统。这种工作模式下，雷达本身不发射任整个信号分选处理系统框图如图１所示。整个系何电磁波，而是通过接收和处理敌方目标雷达的电磁辐统以一片ＤＳＰ为主处理器，配合ＦＰＧＡ及其他外围电射信号，提取目标雷达的频域、空域和时域信息来对目路设计出用于实现雷达信号分选跟踪的处理器。其中

5、，标实施信号分选、定位、跟踪和识别。信号的分选是提ＤＳＰ主要用于实现整个分选算法，并与飞控系统（设取单部雷达脉冲序列，来实现对目标的跟踪。被动工作备）进行通信及数据交换，同时给跟踪器装载相关参数；模式使末制导雷达具有掩蔽自己、不受敌方干扰、探测ＦＰＧＡ主要负责系统中的译码电路、信号预分选中信号距离远、目标识别能力强等一系列特点。实际电磁环境参数的测量、缓冲存储读取，根据ＤＳＰ装订的参数装订中，单部雷达信号重频和载频的跳变给脉冲序列的实时滤波器，滤掉不符合目标特征的脉冲，然后进行采样和精确提取带来了很大难度。同时，如何保证在没有装定分选，及信号跟踪器中根据ＤＳＰ装订的参数装订

6、滤波目标情况下的目标跟踪，也是电子对抗要研究的课题。器，滤掉不符合目标特征的脉冲然后进行跟踪，并输出基于此，本文介绍了基于ＤＳＰ和ＦＰＧＡ的末制导雷达跟踪波门；ＳＤＲＡＭ则用于存储由分选硬件得到的原始信号处理机的分选软硬件设计方法及实现。脉冲参数，弥补ＤＳＰ存储空间不够的问题；ＦＬＡＳＨ芯１硬件设计片用于存储上电给ＤＳＰ加载的程序代码。１．２ＦＰＧＡ及其外围电路１．１系统简介信号处理机系统作为雷达信号处理系统的核心，基ＦＰＧＡ采用Ｘｉｌｉｎｘ公司的ＸＣ４ＶＬＸ２５ＳＦ３６３，它是Ｖｉｒｔｅｘ－４系列中的一款针对高性能逻辑设计应用的芯收稿日期：２０１１－０６－１３片。它包含了

7、２４１９２个逻辑单元，１０７５２个Ｓｌｉｃｅｓ，１６８个第２３期王丽：基于ＦＰＧＡ和ＤＳＰ的被动雷达信号分选处理器的设计２１分布式ＲＡＭ和最大１２９６ＫＢ的嵌入式块ＲＡＭ。ＦＰ－给ＤＳＰ，经过ＤＳＰ分选之后，将要跟踪的雷达参数装载ＧＡ的外部配置ＰＲＯＭ芯片为ＸＣＦ０８Ｐ，它的容量为至ＦＰＧＡ，实现对雷达的跟踪。８Ｍｂ，封装为ＶＯ４８／ＶＯＧ４８或ＦＳ４８／ＦＳＧ４８，这里为了ＦＰＧＡ的程序主要包括以下几个部分：数据的传输节省空间采用了ＢＧＡ封装ＦＳＧ４８，支持串行和并行配与译码模块，数据锁存模块，参数测量模块，ＦＩ