原理图输入设计方法与混合输入设计方法

《原理图输入设计方法与混合输入设计方法》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、原理图输入设计方法与混合输入设计方法实验报告一.实验名称原理图输入设计方法与混合输入设计方法二.实验目的学习QuartusII的原理图输入设计方法与混合输入设计方法，通过1位全加器的设计与仿真过程进行训练。三.实验原理先设计一个半加器，保存为元器件，然后建立一个顶层文件，调用之前的半加器，设计出全加器的电路，然后进行仿真，得出波形。四.实验内容1.原理图输入设计方法1位全加器可以用两个半加器及一个或门连接而成，因此需要首先完成半加器的设计，首先为本设计创建新的工程，通过file->new菜单新建原理图文件，在原理图文件屮编辑图一所示的半

2、加器电路图（注意要给输入输出端口命名），编辑完成后存盘。为了在全加器的顶层设计中能够调用半加器，必须将半加器设置成可调用的元件，全加器的原理图设计需要再新建一个原理图文件，编辑全加器电路图时，可通过在原理图编辑窗口的空白处双击鼠标左键调用此前创建的半加器元件符号，或者点击SymbolTool按钮，在弹岀的对话框中进行选择。然后进行调试仿真。2.VHDL语言与原理图混合输入设计方法这部分的工作是用VHDL语言设计替代第一步中的半加器原理图设计，即使用VHDL语言实现半加器的设计，再将其设置成可调用的元件符号，而全加器的设计则通过调用半加器

3、元件符号的原理图方式实现，这样就实现了VHDL语言与原理图混合输入的设计方法，然后再进行仿真。五.实验数据1.半加器设计图X射鬼mc-

4、yuanjian旦加"纟辔令k®0Pro)e

5、sFlo*-

6、ConpilationTaskG7E)►Cmpi】@7甲“》An丄7和》Fif~V~~申^7Am►丑►EDA11IMeIn:In:In:In:In:In:09:24:492012ISJFullVersionInfo:QuaecusIIFullCompilationwassuccessful・0etrors,4vacnlngso[System(2)XPf,S

7、Me^ge:Oof116occtsmg(54)人EWGlnfo入」nfo(50)入Warring(4J入CmvalV/aming入Ero入Suppi曲sed⑹入Fbg

8、/Z1Locd*cIForK«lp#pr«zzFlI2dr/开刪

9、@3i也实验二原理珈

10、也实验一酗一$

11、^yuanji

12、

13、他QuftrtusII-D：...LiltEditYievprojectrroc«ss>neToolsiindovIdeIHI&«E3°：罗9：25“JYPUY1£AO□「：：：：：：：：：：：：：：：：：：：：：：：：：：：主金骏：：2009132I038；：：：：：：：：：：&』《囲乡9:36/开姻IIQ曰i也实验二原逢酬入设…I四实验一IM选一纟踣堆…I❷Qwusn・・

14、

15、@Qn

16、trUSH-D/yut..2•半加器编译图Info:TypeIMessagejJInfo:RunningQuaccusIIClassicTillingAnalyzex:Info:Conxand:quat:tus_tanread^settmgs^files=off■-wr1te_settlngs^f1les=offyuanjlan-cyuanjlan■-timng_analysls_onlYInfo:Parallelconpilationisenabledandwilluse2ofthe2processorsdetectedInfo:Lo

17、ngesttpdCtonsourcepm"b"todestinaclonpm"so"is9・116nsInfo:QuartusIIClassicTimngAnalyzeruassuccesstul・0errors^0varmngsInfo:QuartusIIFullCompilationwassuccessful・0errors/4warningsSystem⑷)Procet^mg(52)人EHelnfo入lnto(48j入V/amng(4j入CrtalWarning入Er«w入S啊『z$«d⑹入Flag/

18、Me$wge.0of11

19、2

20、LocationForKelp,pressFl叶drIderniwi/开妬IIQj也j实益二原邂珈入设..

21、IC^QuATtusII-D/yu<...卜再冒■©8：463•全加器设计图TypeIMess