sataⅱ主机控制器ip核设计及fpga实现

sataⅱ主机控制器ip核设计及fpga实现

ID:32385358

大小:13.61 MB

页数:72页

时间:2019-02-04

sataⅱ主机控制器ip核设计及fpga实现_第1页
sataⅱ主机控制器ip核设计及fpga实现_第2页
sataⅱ主机控制器ip核设计及fpga实现_第3页
sataⅱ主机控制器ip核设计及fpga实现_第4页
sataⅱ主机控制器ip核设计及fpga实现_第5页
资源描述:

《sataⅱ主机控制器ip核设计及fpga实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、万方数据SATA1I主机控制器口核设计及FPGA实现独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得中国工程物理研究院或其他教育机构的学位或证书使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。学位论文作者签名:埭佳香签字日期:功彬年钥扣日学位论文版权使用授权书本学位论文作者完全了解并接受中国工程物理研究院研究生部有关保存、使用学位论文的规定,允许论文被查阅、借阅和送交国家有关部门或机构,

2、同时授权中国工程物理研究院研究生部可以将学位论文全部或部分内容编入有关数据库进行检索,可以影印、缩印或扫描等复制手段保存、汇编学位论文。学位论文作者签名:铼佳弁签字日期:加B年c卜月loll导师签名:呷榔签字日期:o'v萨钥p日万方数据SATAII主机控制器疋核设计及FPGA实现摘要SATA(SerialAdvancedTechnologyAttachment)总线是一种由PATA(ParallelAdvancedTechnologyAttachment)并行总线发展而来的高速串行总线。相对于PATA,SATA总线具有接口简单、支持热插拔、传输速度快、数据传输更可靠等优

3、点,因而得到越来越多的应用,在市场上己成为主流的硬盘接口总线。本论文在详细分析SATAII协议规范的基础上,完成SATA主机端控制器口核的设计。按照SATA协议,将SATA控制器分为物理层、链路层、传输层和命令层四个层次实现。每个层次通过模块划分由硬件描述语言分模块实现,最后综合各模块完成整个口核的实现。本论文设计的SATAII主机控制器IP核具有较高的集成度、较低的成本以及使用方便等优点。在对各模块设计过程中,采用的功能仿真工具为Modelsim,以确保每个模块功能的正确性。功能仿真通过后需进行物理验证,本论文使用在线逻辑分析仪Chipscope对设计进行在线调试。通

4、过下载调试,设计的IP核正确运行,满足SATA协议规范要求。关键词:sArAII协议,硬件描述语言,口核,FPGA万方数据SATAII主机控制器口核设计及FPGA实现ABSTRACTThefSerialAdvancedTechnologyAttachmen0isakindofhigh—speedserialbusdevelopedfromthePATA(ParallelAdvancedTechnologyAttachment).RelativetothePATA.thebushasgotmoreandmoreapplicationstobethemainharddriv

5、einterfacebusinthemarketbecausetheinterfaceissimple,whichsupporthot—swappableandprovidehigherdatatransmissionratewithmuchmorereliabledatatransmission.ThesubjectcompletethedesignofHostControllerIPcorebasedondetailedanalysisofIIprotocolspecification.Accordingtotheprotoc01.thecontrollerisim

6、plementedbyfourlayers,includingphysicallayer,linklayer,transportlayerandcommandlayer.Eachlevelisimplementedbyhardwaredescriptionlanguageafterdividingthemodules,thenwecarlconnectallthemodulestocompletethedesignoftheIPcore.IIhostcontrollerIPcoredesignedinthispaperishighlyintegrated,lowerco

7、standeaseofuse.DuringthedesignoftheIPcore,thefunctionalsimulationofthemodulesareimplementedbyModelsim.Thenusingthelo西canalyzerChipscopeprotodebugthedesign.Atlast.thecontrollerisrunningcorrectlyandmeettherequirementsoftheprotocolspecificationbytheplatetestresults.Keywords:

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。