基于fpga的sata主机端控制器的设计

基于fpga的sata主机端控制器的设计

ID:33796434

大小:2.08 MB

页数:59页

时间:2019-03-01

基于fpga的sata主机端控制器的设计_第1页
基于fpga的sata主机端控制器的设计_第2页
基于fpga的sata主机端控制器的设计_第3页
基于fpga的sata主机端控制器的设计_第4页
基于fpga的sata主机端控制器的设计_第5页
资源描述:

《基于fpga的sata主机端控制器的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、华中科技大学硕士学位论文基于FPGA的SATA主机端控制器的设计姓名:陈才申请学位级别:硕士专业:计算机系统结构指导教师:周功业2011-01-14华中科技大学硕士学位论文摘要SATA(SerialAdvancedTechnologyAttachment)是一种连接主机总线适配器和大容量存储设备,例如硬盘、光驱的计算机外部总线接口。相比于并行ATA接口,SATA接口采用一对差分线进行数据的传送和接收,有效解决了串行数据传输过程中的干扰问题。在速度方面,SATA1.0能实现150MB/s的传输速度,SATA2.0能实现300MB/S的传输速度,最新推出的SATA

2、3.0标准更是能实现600MB/s的传输速度,大幅度提高了传输性能。另外,SATA接口支持热插拔,提高了CRC对数据,命令和状态包错误检查的能力,提高了接入的整体精确度。目前SATA应用非常广泛,但国内主要是购买国外的集成芯片,并无自主研发的成果。给出了一个完整的SATA主机端控制器的设计。以Xilinx公司的Virtex4系列FPGA作为硬件开发平台,采用Microblaze软核处理器处理数据读写和中断命令,PLB总线传输命令和数据,BlockRAM作为存储介质,通过SATAIP核模块与设备端进行数据的交互。根据SATA协议,建立了各个层次结构,并在各个层次

3、根据功能进行了模块划分。对物理层状态机、带外信号控制、上电复位、链路层状态机、循环冗余校验、数据扰码等功能模块进行了设计与实现。接收设备端上电后发送的数据,并对设备的状态信息进行分析。采用VerilogHDL语言对所需控制器进行描述,并使用XilinxISE自带仿真器进行功能仿真,采用在线逻辑分析仪Chipscopepro进行下板调试。对Verilog进行代码优化,避免了竞争状态的产生,使得程序更加稳定。下板测试结果表明,控制器运行正确,与SATA协议描述功能吻合。关键词:串行高级技术附件协议,可编程逻辑器件设计,仿真I华中科技大学硕士学位论文Abstract

4、SATA(SerialAdvancedTechnologyAttachment)isacomputerbusinterfacebetweenhostbusadapterandhigh-capacitystoragedevice.ComparedtoParallelATAinterface,SATAinterfaceusesapairofdifferentialwiresfordatatransmissionandreception.Intermsofspeed,SATA1.0canachieve150MB/stransferspeed,SATA2.0canac

5、hieve300MB/stransferspeed,thelatestSATA3.0standardistoachieve600MB/stransferrate.Inaddition,SATAinterfacesupportshot-swap,CRConthedata,command,andpacketerrorchecking.SATAiswidelyusedatpresent,buttherearerareindependentresearchanddevelopmentresultsinourcountry.ThecompletedesignofSATA

6、HostControllerisgiven.OnthehardwareplatformofFPGA,usingMicroblazetoprocessdatacommandandinterruptcommand,PLBbustotransferdata,BlockRamasthestoragemedium,thedatainteractionisrealizedthroughSATAIPcore.AccordingtoSATAprotocol,thestructureandmodulesatalllevelsareestablished.Themodulessu

7、chasPhysicallayerstatemachine,OOBcontrol,Powerreset,Linklayerstatemachine,CyclicRedundancyCheckandDatascramblearedesignedandimplemented.Thedatareceivedfromdeviceafterpoweruparecollectedtoanalyzethedevicestatusinformation.ThecontrollerisdescribedbyVerilogHDLlanguageandfunctionalsimul

8、ationisimplementedb

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。