集成电路层次式热驱动布图布局算法地研究

集成电路层次式热驱动布图布局算法地研究

ID:32245165

大小:2.69 MB

页数:57页

时间:2019-02-02

集成电路层次式热驱动布图布局算法地研究_第1页
集成电路层次式热驱动布图布局算法地研究_第2页
集成电路层次式热驱动布图布局算法地研究_第3页
集成电路层次式热驱动布图布局算法地研究_第4页
集成电路层次式热驱动布图布局算法地研究_第5页
资源描述:

《集成电路层次式热驱动布图布局算法地研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、武汉理工大学硕士学位论文摘要本文针对芯片布图中存在的运行效率问题和亟待解决的热优化问题,层次式的设计思想和分而治之的优化策略,做了如下创新性的工作:针对二维布图规划问题热优化过程影响算法效率的问题,我们在层次化的布图方法中引入了功率密度的聚类,保证芯片热分布全局最优。在局部布图中建立层次化的热模型,为保证局部最优,在模拟退火布局过程中,我们结合了简单的解析热模型来计算边界热点,以指导边界模块的移动,避免产生边界热点。试验结果表明,由于对温度实现了很好的控制,从而使芯片热点分布数量大大减少。同最新的热驱动布图工具HotspotFl

2、oorplan进行比较,本文算法能在芯片峰值温度降低3%的情况下,计算速度提高约300倍。针对三维布图规划中存在的解空间规模大问题,提出了层次式的三维布图规划算法。算法采用芯片层划分和后续布图规划的二阶段法,有效的缩小了原问题的搜索空间;在布图规划过程中,通过逼近理想的功耗分布实现温度优化的目标,大大提高了算法的运行效率。同时,针对之前的三维芯片热驱动算法未考虑高密度模块垂直叠加而产生的局部高温的问题,在计算功率约束图时,我们不仅仅考虑水平方向的热影响同时也考虑垂直方向的热影响。试验表明我们通过在三维集成电路上使水平和垂直区域的

3、功率密度都达到均衡分布,最终获得了较低的芯片最高温度。与没有考虑垂直方向的功率密度堆积的算法相比,我们能够再次平均将最高温度降低大约7%。本文面向纳米级下芯片结构设计出现的新的布图问题,具有很强的针对性。同时也展开多角度提高算法求解质量的研究,可以作为其他算法的借鉴。关键字:集成电路;布图;热模型;解空间;功率约束图武汉理工人学硕士学位论文Abstract舡thephysicaldesignofintegratedcircuit(IC)isnowchallengedbythedesignmethodologyandthermal

4、optimizationorientmions,besidesthatarisingfromthedesigncomplexitiesindeepsubmicrontechnology.Inthisthesis,tosolvetheruntimeinefficiencyandthermalissueinIClayout,wepresentseveralnovelphysicaldesignalgorithmsbasedonthehierarchicaldesignconceptanddivide·and-conquertechn

5、ique:Toreducetheimpactofthealgorithmefficiencyarisingfromthethermaloptimizationprocessfor2Dfloorplanning,weintroductthepowerdensityclusteringintegratingwiththehierarchicallayoutmethodtoensuretheglobaloptimumofthechipthermaldistribution.InlocalICfloorplanning,weestabl

6、ishahierarchicalthermalmodel.Inordertoensurelocaloptimality,inthelayoutofthesimulatedannealingprocess,wecombineasimpleanalyticalthermalmodeltocalculatetheborderhotspotstoguidethemovementofthebordermoduletoavoidtheborderhotspots.Testresultsshowthatthetemperatureachiev

7、edgoodcontrol,SOthatthechipsignificantlyreducedthenumberofhotspotdistribution.Withthelatestthermal-drivenfloorplanningtoolHotspotFloorplancomparisonouralgorithmcanreducethepeaktemperatureinthechipto3%ofcases.thecomputingspeedofabout300times.Ahierarchical3Dfloorplanni

8、ngdesignflowisproposedinthisthesistoscaledownthemuchenlargedsolutionspacein3Dstructure.Thistwo-stageapproachfirstpartitionblocksint

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。