可布性驱动的层次式fpga布局算法分析

《可布性驱动的层次式fpga布局算法分析》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、华北电力大学硕士学位论文进入了一个崭新的发展阶段。这一阶段就是以EDA软件工具为开发环境，以硬件描述语言为设计语言，以可编程器件为实验载体，以SOC芯片为设计目标、以电子系统设计为应用方向的电子产品自动化设计过程，包括系统综合、逻辑综合和物理综合(布局与布线)。1．1．2FPGA的发展现状及趋势FPGA(FieldProgramableGateArray)，即现场可编程门阵列，是在可编程阵列逻辑PAL(ProgramableArrayLogic)、门阵列逻辑GAL(GateArrayLogic)、可编程逻辑器件PLD(ProgramableLogicDevi

2、ce)等可编程器件的基础上进一步发展的产物。它作为专用集成电路ASIC(ApplicationSpecificIntegratedCircuit)领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件的门电路数有限的缺点，能完成任何数字器件的功能，上自高性能CPU，下至简单的74系列电路都可以用FPGA实现。FPGA工程师可以通过传统的原理图输入法，或是硬件描述语言自由设计一个数字系统，利用EDA工具进行仿真，可以达到事先验证系统设计的正确性的目的。印刷电路板PCB(PrintedCircuitBoard)等硬件电路设计完成以后，还可以利用F

3、PGA的在线修改能力，随时修改设计而不必改动既定硬件电路。使用FPGA来开发数字电路，可以大大缩短设计时间，减少PCB电路面积，提高系统的可行性和稳定性。自1985年Xilinx公司推出第一片FPGA芯片XC2000己有20多年的时间，在这20多年中，FPGA技术取得了惊人的发展。FPGA从最初的1200个可利用门，到现在数百万门的单片FPGA，使得不同的硬件算法可以在同一块芯片上实现，很多系统具有自恢复、自组织和自适应的功能[2,31。由于FPGA具有开发周期短、开发软件投入少、芯片价格不断降低等优点，尤其是其功能和性能的快速提高，促使FPGA越来越多地取

4、代ASIC市场，特别针对小批量、多品种的产品需求，FPGA已成为首选。在VLSI设计仿真和验证阶段，必然会多次修改电路和系统查错，利用FPGA等可编程器件进行设计验证成为必然选择。自从FPGA问世以来，FPGA布局研究一直是SOC设计自动化研究的热点，有很多大学、研究机构以及一些产品开发部门已经对此进行了相关研究。首先从工业界而言，Altera与Xilnx这两家大型FPGA产商，有自己比较完善的布局算法，而且在相应的软件开发工具ISE和QUARTER中都已经得到了较好的应用，但鉴于商业用途，这些布局算法对外开放的比较少。而在国内，目前尚无成熟的FPGA产业，

5、我国对自主产权的FPGA的研究和设计仍处在开始阶段，工业界迫切需要针对我国FPGA发展的需求，研究相应的设计自动化技术，开发自动设计工具。鉴于以上原因，本文研究课题是国家自然科学基金重大计划“半导体集成化芯片系统基础研究"下的一个重点项目“可编程可重构SOC芯片系统结构及关键技术”(90607001)中的一2华北电力大学硕士学位论文部分，对于发展我国自己的FPGA产业，具有重要的意义。1．2FPGA的物理设计FPGA的设计流程遵循VLSI设计流程模式，包括系统描述、功能设计、逻辑设计、电路设计、物理设计、设计验证、芯片制造和测试封装【51，如图1．1所示。整

6、个VLSI设计流程是一个反复迭代的过程，如果进行到某个阶段不能完成就必须返回到前面步骤重新设计。设计者应当尽量减少反复设计的次数以缩短产品进入市场的时间。图I-I集成电路设计流程物理设计是VLSI设计中重要的一环，也是VLSI设计中最费时的一步，它的质量很大程度上决定了电路的性能。在物理设计中，输入是电路元件说明和网表，输出是设计好的版图。由于物理设计过程复杂，通常将其分为多个子模块进行，包括：划分(LogicPartitioning)、布图规划(Floo叩lanning)、布局(Placement)、布线(Routing)和压缩(Compaction)。划

7、分将电路分为几个子部分，布图规划将这些子部分进行安放，布局为电路中的模块寻找合理的位置，布线则得到所有互连线的确切位置，最后通过压缩以减小芯片面积。布局是物理设计中极为重要的一步，它的性能很大程度上决定了后续过程的设计质量。布局通常分为两个阶段：总体布局和详细布局。总体布局中为电路元素安排一个全局合理的相对位置，详细布局中电路元素被分配到具体位置并满足布局模式要求。布局的目标很多，包括减小芯片的总线长、芯片面积、最大时延、减小芯3华北电力大学硕士学位论文片拥挤度等等。1．3本文的研究内容及贡献本论文的研究是在清华大学EDA实验室完成，基于国家自然科学基金的重

8、大研究计划重点项目“可编程可重构SOC芯片系统结构及