大规模集成电路时钟网络布图布线算法分析

大规模集成电路时钟网络布图布线算法分析

ID:33006980

大小:1.95 MB

页数:38页

时间:2019-02-19

大规模集成电路时钟网络布图布线算法分析_第1页
大规模集成电路时钟网络布图布线算法分析_第2页
大规模集成电路时钟网络布图布线算法分析_第3页
大规模集成电路时钟网络布图布线算法分析_第4页
大规模集成电路时钟网络布图布线算法分析_第5页
资源描述:

《大规模集成电路时钟网络布图布线算法分析》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、河北工业大学硕士学位论文第一章绪论§1-1IC及EDA技术的发展伴随着集成电路的发展,电子设计自动化(EDA)技术已成为电子设计技术的核心。EDA是以计算机为工作平台,融合了应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软件包,主要能进行三方面的设计工作,即集成电路设计、电子电路设计以及印制电路板(PCB)设计。[1]回顾近30年电子设计技术的发展历程,可将EDA技术分为三个阶段。第一阶段为CAD(计算机辅助设计)阶段。这一阶段人们开始用计算机辅助进行IC版图编辑和PCB布局布线,取代了手工操作,产生了计算

2、机辅助设计的概念。第二阶段是CAE(计算机辅助工程)阶段。与CAD相比,除了纯粹的图形绘制功能外,又增加了电路功能设计和结构设计,并且通过电气连接网络表将两者结合在一起,以实现工程设计,这就是计算机辅助工程的概念。CAE的主要功能是:原理图输入、逻辑仿真、电路分析、自动布局布线、PCB后分析。现已进入ESDA(电子系统设计自动化)阶段。尽管CAD/CAE技术取得了巨大的成功,但并没有把人从繁重的设计工作中彻底解放出来。在整个设计过程中,自动化和智能化程度还不高,各种EDA软件界面千差万别,学习使用困难,并且互不兼容,直接影响到设

3、计环节间的衔接。基于以上不足,人们开始追求贯彻整个设计过程的自动化,这就是ESDA即电子系统设计自动化,其主要标志是系统级设计工具的推出(包括目前已广泛使用的硬件描述语言VHDL和VerilogHDL)和逻辑设计工具的广泛应用。它具有如下的特征:a.高层综合的理论与方法取得较大的进展,将EDA设计层次由RT级提高到系统级(又称行为级),并划分为逻辑综合和测试综合。b.采用硬件描述语言HDL来描述10万门以上的电路的设计,并形成了VHDL和VerilogHDL两种标准硬件描述语言。c.采用平面规划(Floorplanning)技术

4、对逻辑综合和物理版图设计进行联合管理,做到在逻辑设计综合早期设计阶段就考虑到物理设计信息的影响。这样,设计者能更进一步进行综合与优化,并保证所做的修改只会提高性能而不会对版图设计带来负面影响。d.可测性综合设计。e.为带有嵌入IP模块的ASIC设计提供软硬件协同系统设计工具。协同验证弥补了硬件设计和软件设计流程之间的空隙,保证软硬件之间的同步协调工作。f.建立并行设计工程CE(ConcurrentEngineering)框架结构的集成化设计环境,以适应当今ASIC的如下特点:数字与模拟电路并存,硬件与软件设计并存,产品上市要快。

5、目前的EDA系统功能覆盖了电子设计的全过程,且有开放的环境和标准化的数据接口,可以说1大规模集成电路电源/地线布图布线算法研究有相当高的水平。虽然如此,但是EDA的设计技术仍然落后于工艺生产制造技术的发展。§1-2物理设计概述2-2-4物理设计的定义集成电路布线算法的研究主要属于VLSI物理设计的过程,下面介绍关于物理设计的过程。[2]VLSI物理设计(PhysicalDesign)也称为布图设计(LayoutDesign)。其输入是电路的元件说明表,输出是设计好的版图,即根据电路和工艺要求完成芯片上单元或功能块的安置,实现它们

6、之间所需要的互连。它要把每个元件的电路表示转换成几何表示,同时,元件间的连线也要被转换成几何连线图形。通常把电路的几何表示叫做版图,而把版图的设计称为布图。版图设计要符合与制造工艺有关的设计规则的所有要求。由于布图的复杂性,整个布图过程往往被分成划分、布图规划、布局、布线和压缩等若干子步骤,如图1.1所示,每一个子步骤完成布图的一部分。一个芯片可以包括数以百万计的晶体管。划分过程将各部件分组形成多个模块,各模块的大小和芯片中的精确位置由布图规划和布局算法确定。划分布图规划和布局总体布线芯片制造电路设计详细布线压缩图1.1物理设计

7、流程Fig.1.1Physicaldesignflow布图规划和布局算法的目标是最小化芯片的面积,同时满足其它约束如模块间的完全互连等。布局完成之后将进入线网布线阶段。线网布线一般划分为总体布线和详细布线这两个布线过程,总体布线确定一个线网的大致走线,它将各线网合理地分配到各布线区域中,以确保尽可能高的布通率;详细布线则最终产生线网在芯片上的实际走线,以及生成各线网的几何版图。压缩的任务是从各个方向上压缩芯片的版图以期将芯片的总面积减小。2-2-4物理设计的主要布图模式[2]目前VLSI芯片的物理设计主要有以下几种常用模式:1.

8、全定制模式(Full-customDesignStyle):整个电路被划分为一些子电路,每个子电路是一个模块。2河北工业大学硕士学位论文最通常情况下,模块的外形和放置位置都没有限制。目前主要有三种方法:交互式图形编辑、符号版图设计方法,积木块自动布图(Block

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。