片上总线WISHBONE的Verilog+HDL实现.pdf

《片上总线WISHBONE的Verilog+HDL实现.pdf》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、摘要由于硅工艺的不断发展，系统芯片SoC(System-on—aChip)已经成为IC界的焦点。这一工艺的进化给芯片设计带来了巨大的变革：一方面，以FPGA为代表的可编程逻辑器件可以轻而易举以极低成本将数十万等效门的设计资源带到工程师的桌面，在规模和复杂度上提供前所未有的可能性：而另一方面，庞大而复杂的片上系统，深亚微米效应，高昂的NRE(NonRecurringExpense)和短暂的TTM(TimeToMarket)所要求的一次流片成功给设计者带来了巨大的压力和挑战。所有这些，需要以一系列新的设计理念、方法和技术加以应对。

2、为了加快芯片上市时间(TTM)和节约设计成本，在SoC中普遍采用基于IP核的设计技术，从而产生了芯片的组装式(结构化)设计方法。片上总线通过某种接口将各种不同的IP核快速、有效的集成到SoC中，在满足性能要求的前提下，牺牲小部分芯片性能来加快芯片的设计和实现，缩短上市时间，以获得成功。片上总线是实现SoC的三大主要难点之一，对片上系统(SoC)的开发具有重要意义。片上总线有各种形式，如：IBM公司的CoreConnect，ARM公司的AMBA(AdvancedMicrocontrollerBusArchitecture)和Si

3、licoreCorp公司的wISHB洲E。本文的工作将根据有关标准，针对Silicore公司的WISHBONE片上总线，在分析其架构和标准原理的基础上，根据WISHBONE总线标准的特点，详细讨论利用大规模FPGA的总线接口芯片设计实现方案，以及基于一系列超深亚微米设计技术的芯片设计策略。主要的工作和成果如下：1、对WISHBONE规范进行分析。深入研究WISHBONE规范，对WISHBONE规范进行说明和提练，并和其他几种重要的片上总线进行比较。2、WISHBONE片上总线在大规模FPGA上的实现。详细说明用VerilogH

4、DL语言实现WISHBONE在多媒体处理器SoC中的应用，实现多媒体处理器SoC对FlashMemory存储器的读写操作。3、测试和验证。关键词：片上总线(on-chipbus)，SoC，IP核，可重用设计，硬件描述语言，FPGA，验证IllABSTRACTWiththedevelopmentofthesilicontechnology,weCallintegrateoverseveralhundredmilliontransistorsintoonesHiconchip．Andnowlotsofengineersfocuse

5、onthesystemonchip(SOC)design．Inordertoacceleratethetimetomarketingandsavethecostofdesign，IPcoresareusedmoreandmorepopular．Therefore，anewdesignmethodeisgenerated，calledstructuraldesignmethode．Thismcaristhatengineersc趾useformeranddifferentIPCOrestOdesignachip．SOthisis

6、whyWecansavetimeandcost．ButbecauseofdifferentWcol电,sandthesecorescomingfromvariouscompanies，Weshouldfindawaytocombinethemefficiently,reliabUyandsimply．Theonchipbus(OCB)isagoodwaywhichcallsolvethisproblem．Throughonchipbus，Wewillsacrificealittlechipperformanceandalego

7、ingtomakeSUccP。SS．ThereareseveralkindsofOilchipbusontheworld．HerewetalkaboutoneofthegoodOCB二WISHBONEproducedbysificorecorporation．Thisonchipbusissimpleandefficient．Mymajorresponsibilitesarelistedfollowing：1．studytheonchipbusWISHBONEstandard．2．implementingWISHBONEwit

8、hHDLlanguage3．simulationKeyWords：OilChipBus，SoC，IPcore，reusefuldesign，haldwarcdescriptionlanguage，FPGA，Verification1V第一章绪论第一章绪论1．1可重用设计方法从