数字系统设计基础.pdf

数字系统设计基础.pdf

ID:32045661

大小:124.40 KB

页数:10页

时间:2019-01-30

数字系统设计基础.pdf_第1页
数字系统设计基础.pdf_第2页
数字系统设计基础.pdf_第3页
数字系统设计基础.pdf_第4页
数字系统设计基础.pdf_第5页
资源描述:

《数字系统设计基础.pdf》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第11章数字系统设计基础内容提要本系统主要讲述系统设计的基础知识,主要内容包括:(1)数字系统的基本概念。(2)自上而下的设计方法。(3)ASM图与控制器的设计。(4)用VHDL对数字系统设计进行描述。教学基本要求要求掌握数字系统的基本概念。理解数字系统自上而下的设计方法。理解系统控制器ASM图的建立及根据ASM图进行硬件和软件的设计方法。初步掌握VHDL对数字系统设计的描述。重点与难点本章重点:数字系统的基本概念、自上而下的设计方法以及控制器ASM图的建立。本章难点:系统控制器ASM图的建立及VHDL对数字系统设计的描述。主要教学内容11.1数字系统的基本概念11.2

2、自上而下的设计方法111.3ASM图及控制器的设计11.3.1ASM图11.3.2控制器设计11.4用VHDL对数字系统设计进行描述11.1数字系统的基本概念数字系统结构框图如图11–1–1所示,系统的核心是控制器电路和数字信号处理器电路。数字信号处理器电路在控制器的控制信号控制下完成各种操作,如计数运算、逻辑运算等。控制器是控制系统内各部分协同工作的电路,它根据输入信号及数字信号处理器电路反馈的信号,产生对数字信号处理器的控制信号及系统对外界的输出信号。输入/输出接口主要用于系统和外界交换信息。有些规模较大的数字系统控制还设置了存储器,用来存储数据和各种控制信息,以供

3、控制器调用。图11–1–1数字系统结构框图数字系统的规模可大可小,复杂程度也有很大差别,但它们通常都由许多的组合和时序逻辑功能连接而成,整个系统按照一定的要求,实现复杂的逻辑运算。211.2自上而下的设计方法自上而下的设计方法是设计者从整个系统的功能要求出发,进行最上层的系统设计,而后将全局系统分成若干子系统逐级向下,再将每个子系统分为若干功能模块,模块还可继续向下划分成子模块,直至分成许多最基本的模块实现。在自上而下的划分过程中,重要的是将系统或子系统划分成控制电路和若干受控电路(数据处理电路),对于受控电路(数据处理电路)一般都有现成的功能模块,而系统设计的主要任务

4、是设计控制电路,而控制电路通常相当于时序机,而且控制电路在系统或子系统中只有一个。所以自上而下的设计方法是把一个系统设计工作量化为一个时序机和一些数据处理基本模块的问题。自上而下的设计方法并不是一个一次就可以完成的设计过程,它需要不断地反复改进,反复实践。11.3ASM图及控制器的设计11.3.1ASM图ASM图是控制算法状态图,它表面上与通常的软件流程图十分相似,但ASM图有表示事件比较精确的时间间隔序列,而一般软件流程图没有时间概念。ASM图由下列符号组成。1.状态框3状态框用一个矩形方框表示,其左上角括号内是该状态名称,其右上角的一组二进制码表示该状态的二进制编码

5、(若已经编码的话,则写;若没有进行编码,则可不写),在时钟作用下,ASM图的状态由现状态转换到次状态。状态框内可以定义在该状态时的输出信号和命令。如图11–3–1所示ASM图中,状态框为A、B、C,A框内的Z1是指在状态A时,无条件的输出命令Z1。2.条件分支框(判决框)条件分支框是用一个菱形框表示,框内写出状态转移的条件。如图11–3–1中,菱形框内X,表示在状态A时,如果输入X=1,则状态转移到C,如果X=0,则状态转移到B。图11–3–1ASM图示例条件分支框属于状态框A,在时钟的作用下,由于输入不同,次态可能是状态B或C,而状态的转换是在状态A结束时完成。3.条

6、件输出框在某些状态下,输出命令只有在一定条件下才能输出,为了和状态框内的输出有所区别,用椭圆形框表示条件输出框,如图11–3–1中,4状态框A中的输出Z1是无条件输出,而在条件输出框内的Z2是只有在状态A而且输入X=0时,才输出Z2。条件分支框和条件输出框属于状态A。ASM图中一个状态肯定具有一个状态框,有时还包括一个或多个条件分支框和条件输出框,条件分支框除决定转换的次态外,还决定条件输出。11.3.2控制器设计由ASM图可以方便的设计控制器。控制器可以用硬件来设计,也可以采用VHDL程序来设计,用VHDL程序来设计最终下载到PLD芯片上。1.控制器硬件设计控制单元的

7、设计本质上就是同步时序电路的设计,因此同步时序电路的设计方法基本上适用于控制单元的硬件设计,两者差别仅在于,同步时序电路设计依据是状态转换图而控制器设计依据是ASM图;同步时序电路设计一般需状态简化,而ASM图一般不再进行状态简化;同步时序电路设计中状态分配原则也适用于控制器的状态分配。在图11–3–1中,令状态A为Q2Q1=00;状态B为Q2Q1=10;状态C为Q2Q1=01;因此可列出图11–3–1状态转移表,如表11–3–1所示。表11–3–1图11–3–1示例状态转移表5由表11–3–1,可以求出状态转移方程为输出方程为由此可以画

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。