基于vhdl的数字钟设计

基于vhdl的数字钟设计

ID:3154808

大小:2.70 MB

页数:18页

时间:2017-11-20

基于vhdl的数字钟设计_第1页
基于vhdl的数字钟设计_第2页
基于vhdl的数字钟设计_第3页
基于vhdl的数字钟设计_第4页
基于vhdl的数字钟设计_第5页
资源描述:

《基于vhdl的数字钟设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、安徽工业经济职业技术学院毕业论文(设计)题目:基于VHDL的数字钟设计系别:电子信息技术系专业:电子信息工程技术学号:201254427学生姓名:王翀指导教师:王俊职称:二〇一四年五月月十三日17【摘要】20世纪90年代,国际上电子和计算机技术较为先进的国家,一直在积极探索新的电子电路设计方法,并在设计方法、工具等方面进行了彻底的变革,取得了巨大成功。在电子技术设计领域,可编程逻辑器件(如CPLD、FPGA)的应用,已得到广泛的普及,这些器件为数字系统的设计带来了极大的灵活性。EDA技术在电子系统设计领域越来越普及,本

2、设计主要利用VHDL语言在EDA平台上设计一个电子数字钟,【关键词】数字钟EDAVHDL语言17目录摘要:.........................................................................................................................1关键词:……………….............................................................................

3、..............1绪论………………………………………………………………………………....31.设计目的..............................................................................................................42.设计内容.......................................................................................

4、........................43.设计原理...............................................................................................................43.1数字钟的基本工作原理…………………………………………….….………43.2数字钟设计的电路原理图……………………………..………………………6.4.单元模块的设计………………………………………………………………….64.1秒计数器的

5、模块………………………………………………………….……..64.2分计数器的模块…………………………..…………………………….............84.3时计数器的模块……………………………………..……………………...…104.4整点报时器模块…………………………………………………………….....124.5调时调分模块………………………..………………………………….……..134.6LED显示译码器模块…………………………………………..………..…..155.仿真结果………………………………………………

6、………………………..17.结语.........................................................................................................................17参考文献...............................................................................................................18绪论EDA是

7、电子设计自动化(ElcctronicDesignAutomation)的缩写,是90年代初从CAD(计算机辅助设备),CAM(计算机辅助制造),CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。EDA技术是以计算机为工具,根据硬件描述语言HDL完成的设计文件,自动的完成逻辑编译,化简,分割,综合及优化,布局布线,仿真以及对特定目标芯片的适配编译和编程下载等工作,这种将设计实体内外部分的概念是VHDL系统设计的基本点。应用VHDL进行工程设计的优点是多方面的。其优点是:与其它硬件描述语言相比,VHDL具

8、有更强的行为描述能力,从而解决了他成为系统设计领域最佳的硬件描述语言,强大的行为描述能力是避开具体的器件结构,从逻辑行为上描述和设计大规模电子系统的重要保证;VHDL丰富的仿真语句和库函数,使得在任何大系统的设计早期就能查验设计系统的功能和可行性,及时可对设计进行。它的计时周期为24小时,显示满刻度为24时59分59秒,另外还具有

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。