资源描述：
《基于verilog hdl设计的出租车计价器》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、西华大学课程设计说明书题目：出租车计价器专业：信息工程年级：2009级学生：潘帅学号：33200908020****指导教师：林竞力完成日期：2012年6月6日西华大学课程设计说明书摘 要：本文介绍了一种采用可编程逻辑器件（FPGA/CPLD）进行出租车计费器的设计思想以及实现方法。本设计实现了出租车计费器所需的一些基本功能，计费金额包括起步价、里程计费、等待计时计费等。该设计采用模块化设计，在QuartusII9.0软件平台下，采用VerilogHDL硬件描述语言描述和模拟仿真了分频模块、计程模块、计
2、费模块、计时模块，译码以及动态扫描显示模块，完成了出租车计费器仿真设计和硬件电路的实现。关键词：FPGA，出租车计费器，Quartus，VerilogHDLAbstract：Thisarticledescribesthedesignideasandmethodsofthetaximeter,throughtheprogrammablelogicdevice(FPGA/CPLD).Thedesignofataximetertoachievetherequiredbasicfunctions,Thetota
3、lofbillingincludedthestartingprice,metered,andwaitfortimebilling.ThroughtheQuartusII9.0SoftwarePlatform，UsingVerilogHDLlanguagecompletedthedescriptionandsimulationoffrequencymodule,themetermodule,Billingmodule,timingmodules,decoding,dynamicscanningdispla
4、ymodule.ITIthascompletedthetaximetersimulationandthehardwarecircuit.Keywords:FPGA,Taximeter,Quartus,VerilogHDLIII西华大学课程设计说明书目 录1.前 言12.总体方案设计22.1设计要求22.2方案论证与选择22.3设计思想及原理33.单元模块设计53.1分频模块53.1.1计数器分频模块53.1.2计数器分频模块仿真结果53.1.3数码管分频模块63.2计程模块63.2.1计程模块电路63
5、.2.2计程模块仿真结果73.3计时模块73.3.1计时模块电路73.3.2计时模块的仿真结果73.4控制模块83.4.1控制模块电路83.4.2计时模块的仿真结果93.5计费模块103.5.1控制模块电路103.5.2计费模块的仿真结果102.6数码管显示模块114.整体顶层模块设计124.1整体顶层模块电路125.系统功能仿真及调试135.1系统仿真及调试136.总结与体会16致 谢17参考文献17附录A: 单元模块VerilogHDL源代码18A.1计数器的分频模块VerilogHDL源代码18A
6、.2数码管的分频模块VerilogHDL源代码18A.3计程模块VerilogHDL源代码19A.4计时模块VerilogHDL源代码20A.5控制模块VerilogHDL源代码21A.6计费模块VerilogHDL源代码21A.7数码管显示模块VerilogHDL源代码21A.8整体顶层模块VerilogHDL源代码23III西华大学课程设计说明书附录B: 整体顶层电路图24III西华大学课程设计说明书1.前 言随着出租车行业的发展，对出租车计费器的要求也越来越高。最近几年出租车行业发展迅速，在全国有
7、几千万家出租车公司。因此出租车计费器市场是庞大的。而出租车计费器成为不可缺少的一部分。出租车计价器是出租车营运收费的专用智能化仪表,随着电子技术的发展,出租车计价器技术也在不断进步和提高。国内出租车计价器已经经历了4个阶段的发展。从传统的全部由机械元器件组成的机械式,到半电子式即用电子线路代替部分机械元器件的出租车计价器;再从集成电路式到目前的单片机系统设计的出租车计价器,以及FPGA计价器.出租车计价器计费是否准确,运数据的管理是否方便都是人们最关注的。该计价器能实现按时间和里程综合计算车价，能显示时
8、间、里程、单价、总车价等相关信息显示。信息社会的现代电子产品，性能越来越高，复杂度越来越大，更新步伐也越来越快。实现这种进步的主要原因就是微电子技术和电子技术的发展。而电子技术的发展后者的核心就是电子设计自动化技术。EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术的最新成果而开发出的电子CAD通用软件包，它根据硬件描述语言HDL完成的设计文件，自动完成逻辑编译、化简、分割、综合、优化、布局布线及仿真，直至完成对于特定
