基于verilog hdl的串行通信设计

《基于verilog hdl的串行通信设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、本科学生毕业论文（设计）题目(中文):基于VerilogHDL的串行通信设计(英文):DesignofSerialCommunicationBasedonVerilogHDL姓名学号院（系）电子工程系专业、年级电子信息工程级指导教师II湖南科技学院本科毕业论文（设计）诚信声明本人郑重声明：所呈交的本科毕业论文（设计），是本人在指导老师的指导下，独立进行研究工作所取得的成果，成果不存在知识产权争议，除文中已经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集

2、体均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。本科毕业论文（设计）作者签名：二Ｏ一月日M毕业论文（设计）任务书课题名称：基于VerilogHDL的串行通信设计学生姓名：系别：电子工程系专业：电子信息工程指导教师：M湖南科技学院本科毕业论文（设计）任务书1、主题词、关键词：FPGA通用异步接收发送器（UART）VerilogHDL2、毕业论文（设计）内容要求：为了将单片机与大规模可编程逻辑器件性能互补，程序制作大致如以下步骤：（1）总结归纳出设计任务、内容与方案；（2）系统硬件与软件设计；（

3、3）系统调试。M1、文献查阅指引：[1]刘乐善.微型计算机接口技术及应用[M]，武汉：华中科技大学出版社，2000，55-90.[2]周明德.微型计算机接口电路及应用[M]，北京：清华大学出版社，1987[3]潘新民，王燕芳.微型计算机控制技术[M]，北京：电子工业出版社，2003[4]胡汉才.单片机原理及其接口技术[M]，北京：清华大学出版社，2003[5]罗朝霞，高书莉.CPLD/FPGA设计及应用[M]，北京：人民邮电出版社，2007，42-45.[6]褚振勇，齐亮等.FPGA设计及应用（第二版）[M]，西

4、安：西安电子科技大学出版社，2006[7]李洪伟.基于QuartusII的FPGA/CPLD设计[M]，北京：电子工业出版社，2007，92-101.[8]ALTERA.acexprogrammablecommunicationinterfacedatasheet.[A]www.altera.com.cn.2004[9]江国强.EDA技术与应用[M]，北京：电子工业出版社，2007[10]LatticeCorporation,LatticeReferenceDesigns.UniversalAsynchronou

5、sReceiverTransmitter,2001．4、毕业论文（设计）进度安排：2012.11月-2012.12月根据任务书查阅资料，写好开题报告。2013.01月-2013.03月在对资料充分研究的基础上，确定方案，进行硬件设计和编写程序。2013.03月-2013.4月对系统进行仿真调试，完成毕业论文的撰写。2013.05月完成论文修改并定稿，准备答辩。教研室意见：负责人签名：注：本任务书一式三份，由指导教师填写，经教研室审批后一份下达给学生，一份交指导教师，一份留系里存档。M湖南科技学院本科毕业论文（设计

6、）开题报告书论文（设计）题目基于VerilogHDL的串行通信设计作者姓名徐光所属系、专业、年级电子工程系电子信息工程专业2009年级指导教师姓名、职称梁晓琳讲师预计字数10000开题日期2012.12.25选题的根据：1）说明本选题的理论、实际意义2）综述国内外有关本选题的研究动态和自己的见解所谓“串行通信”是指外设和计算机间使用一根数据信号线(另外需要地线，可能还需要控制线)，数据在一根数据信号线上一位一位地进行传输，每一位数据都占据一个固定的时间长度。“异步通信”是一种很常用的通信方式。异步通信在发送字符时

7、，所发送的字符之间的时间间隔可以是任意的。当然，接收端必须时刻做好接收的准备(如果接收端主机的电源都没有加上，那么发送端发送字符就没有意义，因为接收端根本无法接收)。发送端可以在任意时刻开始发送字符，因此必须在每一个字符的开始和结束的地方加上标志，即加上开始位和停止位，以便使接收端能够正确地将每一个字符接收下来。异步传输又称为起止式异步通信方式，其优点是简单、可靠，适用于面向字符的、低速的异步通信场合。它的缺点是通信开销大，每传输一个字符都要额外附加2~3位，通信效率比较低，但接收端可使用廉价的、具有一般精度的时

8、钟来进行数据通信。异步通信时不要求接收端时钟和发送端时钟同步。发送端发送完一个字节后，可经过任意长的时间间隔再发送下一个字节。主要内容：为了将提高FPGA对采集到的数据的处理能力，程序制作大致如以下步骤:（1）实现VerilogHDL的串行通信；（2）熟悉Verilog语言的编写；（3）在设计过程中对Verilog有进一步理解；（4）能够实现串行通信。研究方法：(1)文献