基于verilog hdl的串行adc控制电路设计与总结报告

《基于verilog hdl的串行adc控制电路设计与总结报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于VerilogHDL的串行ADC控制电路设计与总结报告题目名称：报告人：__学院：专业：班级：学号：制作日期：__目录摘要……………………………………………………………………...1第一章串行ADC控制控制电路的功能介绍及VerilogHDL简介...................................................................................................................31.1串行ADC控制控制电路的功能…………………………..…..3

2、1.2VerilogHDL简介……………………………………………………4第二章组成模块简介……………………………………………..52.1组成模块…………………………………………………………….6（1）、状态机……………………………………………………6（2）、锁相环……………………………………………………8（3）、累计器……………………………………………………10（4）、多路选择器………………………………………………12第三章模拟仿真….…………………..……………………………….13总结结论………………………………………………………………14

3、参考文献………………………………………………………………15基于VerilogHDL的串行ADC控制电路设计摘要VerilogHDL的串行ADC控制电路设计，是使用高速10位逐次逼近式模数转换器（ADC）芯片TLV1572，用VerilogHDL编程语言编写状态机按一定周期采样转换模拟信号。在Quartus2软件上完成顶层电路设计、状态机、锁相环、累加器、译码器、多路选择器等编程和封装。各个模块完成不同的任务，合在一起就构成了VerilogHDL的串行ADC控制电路设计，软件模拟直接在Quartus2上进行。在此程序中关键是用于状态机，其中状

4、态机的优势有以下几点：（1）、高效的顺序控制模型，状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。状态dat0是对1572的初始化、状态dat1是打开1572的片选信等，一直到采集数据输出数据。(2)容易利用现成的EDA工具进行优化设计。由于状态机的构件简单，其中用宏模块PLL将20MHz的时钟进行分频得到想要的时钟周期。（3）性能稳定。状态机容易构成性能良好的同步时序逻辑模块。（4）高速性能。状态机载高速通信和高速控制方面，有着巨大的优势。第一章串行ADC控制控制电路的功能介绍及VerilogHDL简介1.1串行ADC控制控制电路的功能

5、在我们的信息时代日益更新的生活，AD、DA转换时刻进行着，而这些功能的实现，均以多半是以MCU或MPU的控制芯片实现的，但CPU的不稳定和低时钟严重影响着转换的效率，因此，研究状态机控制转换芯片有着现实意义。此次设计与利用状态机就是为了了解不基于各种CPU而能稳定、高效的进行工作，从而学会编程。通过它也可以进一步学习掌握各种逻辑电路与时序电路的原理与使用方法。1.2VerilogHDL简介VerilogHDL是一种硬件描述语言（HDL:HardwareDiscriptionLanguage），是一种以文本形式来描述数字系统硬件的结构和行为

6、的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。第二章组成模块简介2.1组成模块顶层电路图：顶层电路设计、状态机、锁相环、累加器、译码器、多路选择器等编程和封装（1）、状态机基于VerilogHDL语言编写的状态机是本系统的核心，犹如一个稳定、高效、单一的控制CPU，其

7、中代码如下：moduleTLV1572(CS,CLK,SCLK,FS,SDI,DO,RST);inputSDI;inputCLK;inputRST;outputCS,SCLK,FS;//CS片选,FS当接口至微处理器时,FS输入连接至Vccoutput[9:0]DO;//串行数据输出reg[6:0]next,now;reg[6:0]dat;reg[9:0]DO;regCS,SCLK;wireFS;parameterdat0=6'd0;parameterdat1=6'd1;parameterdat2=6'd2;parameterdat3=6'd

8、3;parameterdat4=6'd4;parameterdat5=6'd5;parameterdat6=6'd6;parameterdat7=6'd7;para