verilog hdl语言编写的基于eda的多功能出租车计费器

《verilog hdl语言编写的基于eda的多功能出租车计费器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、桂林电子科技大学信息科技学院《EDA技术及应用》实训报告学号:1052400205姓名唐超指导教师：覃琴2012年4月19日目录1系统设计31.1设计要求31.1.1设计任务31.1.2性能指标要求31.2设计思路及设计框图41.2.1设计思路41.2.2总体设计框图42各个模块程序的设计42.1总计程器模块52.2车载模块设计52.3万年历模块92.4选择显示与分频模块113调试过程124功能测试124.1测试仪器与设备134.2性能指标测试135实训心得体会136参考文献13实训题目：出租车计费设计1系统设计1.1设计要求1.1.1设计任务VerilogHDL是一

2、种硬件描述语言（HDL:HardwareDiscriptionLanguage），是一种用文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。现在，随着系统级FPGA以及片上系统的出现，软硬件协同设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计相结合。随着出租车行业的发展，对出租车计费器的要求也越来越高，用户不仅要求计费器性能稳定计费准确，而且要求在乘坐出租车时

3、，显示起步价、行车里程二部分，由自动计费器自动记录。安装在与汽车轮相连接的传感器在汽车行进时向自动计费器发送脉冲信号，在一定的公里数内，按起步价计费；超过这一里程后，自动计费器按里程计费；超过一定费用后，则则增加里程费用。1.1.2性能指标要求①用EDA实训仪的I/O设备和PLD芯片实现出租车计费器的设计。②出租车起步开始计程和计费，计程系统按实际公里数计程，计费系统首先显示起步价（如7.0），车行驶2km以内，只收起步价7元。③出租车行驶超过2km后，按每公里1.6元在7.0元的基础上增加。④出租车行驶超过10km后（或超过20元路费），每公里加收50％的车费，即车

4、费变为每公里2.4元。⑤出租车达到目的地后，（用一个按钮）计程和计费数据清零，为下一次计费开始。1.2设计思路及设计框图1.2.1设计思路我的设计思路是，车的状态由传感器传回来当作控制信号，用控制信号来控制计算里程和车费模块，我这里是用脉冲来控制车胎的转速，每过来一个脉冲相当于车辆行走了25米，然后再进行按照里程进行相应的计费，同时车上的数据一起送到动态扫描模块，由片选信号控制哪部分译码模块输出的数据用数码管显示。当车启动后，计算里程和车费模块就开始计数，起步价为7.00元，并在车行2Km后按1.60元/Km计费，在里程达到10km时，每公里回收50%的车费，车停止和

5、暂停时不计费；然后将里程和车费与万年历一起送到动态显示模块动态显示，最后显示在七段数码管上，然后动态显示的时间间隔为4秒钟。1.2.2总体设计框图车辆的其他操作的显示动态与手动切换信号计算车程与路费及相关操作时间、路程和车费的动态显示与手动选择显示车辆控制型号万年历以及相关的操作时间控制型号数码管显示时间的其他操作的显示2各个模块程序的设计2.1总计程器模块这个是一个总的模块,它是由主要万年历模块、车载模块和选择显示构成，从而做到数码管动态和手动选择显示年月日、时分秒、车费和车程以及各种状态显示灯。下面就给大家分模块介绍程序。2.2车载模块设计这个模块是由很多小模块组

6、成,共同实现车程和车费及相关状态的显示。共分为调档模块、计算模块、显示费用模块、紧急情况模块、转向灯模块、载客显示模块。下面就分模块介绍：调档模块这个模块的主要作用是用于调节车速d1、d2是有来选择脉冲的,他能显示00,01,10,11四种状态来选择不同的时间脉冲,在d1、d2等于00时ting=0，表示车子未开动，而其他d1、d2为01.10.11时ting=1,车子开动。s2,s3是速度状态显示灯,根据不同的来显示不同颜色的灯。clk是输出脉冲，clkn是输入脉冲。计算模块modulejisuan(stop,clk,ting,chefei,lucheng);inp

7、utclk,stop,ting;outputreg[19:0]lucheng;outputreg[19:0]chefei;always@(posedgeclk)beginif(stop==0)eginchefei=0;lucheng=0;endelsebeginif(ting==1)beginlucheng[7:4]=lucheng[7:4]+2;lucheng[3:0]=lucheng[3:0]+5;if(lucheng[3:0]=='ha)beginlucheng[3:0]=0;lucheng[7:4]=lucheng[7:4]+1;if(luc