四位二进制减法器的设计与实现

《四位二进制减法器的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、四位二进制减法器的设计与实现　　摘要：集成芯片以其高集成化的特点，大量应用于当今的学习与生活中。而传统的电路远不能满足越来越复杂的电路设计要求。因此出现了EWB。EWB是一种简单实用的仿真软件，可以帮助完成设计电路的仿真。文中使用了LED、74LS48、七段译码器等实现了四位二进制减法器的设计，并通过EWB进行仿真与调试，实现两个四位二进制数的减法计算，并通过4个LED显示出来。　　关键词：74LS48；EWB；四位二进制减法器；电路仿真　　中图分类号：TP332.2文献标识码：A文章编号：2095-1302（2016）10-00-01　　0引言　　目前，随着社会的进步与信息技术的高

2、速发展，高集成化已逐步渗入到各个领域。高效率、高品质的生活状态也是我们的追求。电路设计也追求高集成化，高效率化。传统的费时又费力的电路设计当被舍弃。本文使用EWB和74LS48等完成了四位二进制的设计，实现了节省时间、节约成本并且节约劳力的目标。　　1总体方案设计　　本设计使用EWB[1]进行仿真，使用74LS48、七段译码器、LED、开关、异或门、或门、非门、与非门等。电路按功能[2]分为三个部分：　　（1）减数部分：减数变成补码（原码取反加1）[3]；3　　（2）被减数部分：被减数与减数的补码相加[3]；　　（3）差部分：被减数减减数的结果显示[3]。　　四位二进制减法器[4-6

3、]的总体仿真图如图1所示。　　2被减数模块的设计　　本模块由开关、74LS48、VCC（+12V）、GND、七段译码器构成，用开关控制输入信号（被减数），5、6、7、8从高位到低位[3]，用74LS48和七段译码器构成显示电路[4-6]。四位二进制减法器的被减数模块的仿真图如图2所示。　　3减数模块的设计　　本模块由开关、74LS48、VCC（+12V）、GND、七段译码器、异或门、或门、非门、与非门构成。用开关控制输入信号（减数），1、2、3、4从高位到低位，将输入信号的原码变成补码[3]供计算使用，用74LS48和七段译码器构成显示电路[4-6]。四位二进制减法器的减数模块的仿真

4、图如图3所示。　　4差模块的设计　　本模块由VCC（+12V）、GND、七段译码器、74LS48、LED构成。从右到左依次是从高位到低位[3]，并用74LS48和七段译码器构成显示电路[4-6]。四位二进制减法器的差模块的仿真图如图4所示。　　5实物图模块　　5.1实物图的元器件清单及功能　　实物图的元器件清单及功能[7]如表1所示。　　5.2模块组成3　　本模块由一块数电板、两块面包板、74LS86、74LS32、74LS00、74LS04、小灯泡、拨动开关[7]构成。四位二进制减法实物图如图5所示。　　6结语　　四位二进制减法器使用EWB对电路图进行仿真，按功能分为减数模块、被减

5、数模块、差模块。结构简单、逻辑思维清晰，实现了方便、实用、简单、易操作、节约资源的特点。免除了直接使用实物进行操作的复杂性、易错性。　　参考文献　　[1]叶建波，于志强.EDA技术：Protel99SE&EWB5.0[M].北京：北京交通大学出版社，2005.　　[2]余孟尝.数字电子技术基础简明教程（第三版）[M].北京：高等教育出版社，2010.　　[3]康华光.电子技术基础数字部分[M].北京：高等教育出版社，2000.　　[4]阎石.数字电子技术基础（第五版）[M].北京：高等教育出版社，2006.　　[5]侯建军.数字电子技术基础（第二版）[M].北京：高等教育出版社，20

6、07.　　[6]李士雄.数字集成电子技术教程[M].北京：高等教育出版社，1993.　　[7]王东明，喻红捷，吴迪.数字逻辑与硬件描述语言实验指导书[Z].沈阳理工大学信息学院技术中心.3