“系统集成电路设计”课程veriloghdl实验教程

《“系统集成电路设计”课程veriloghdl实验教程》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、“系统集成电路设计”课程VerilogHDL实验教程（学校内部教材，切勿外传）上海大学通信与信息工程学院2012.10.16目录实验一基于ISE软件实验平台的源代码输入设计方法1一、实验目的1二、实验原理1三、实验步骤2四、实验报告11实验二基于ISE软件实验平台的原理图输入设计方法12一、实验目的12二、实验的硬件要求（这部分与实验三衔接，本实验中暂不具体考虑）……12三、实验内容（这部分与实验三衔接，本实验中暂不具体考虑）12四、实验原理12五、实验步骤15六、实验报告20实验三逻辑设计与VIRTEX-IIPROFPGA的配置21一、实验目的21二、实验的硬件要求21三、实

2、验内容21四、实验源程序21五、实验步骤（以排队优先级程序为例）24六、实验扌艮告32实验四基于CHIPSCOPE的触发器功能模拟实现33一、实验目的33二、实验原理33三、实验步骤34四、实验报告47实验五扫描显示电路的驱动48一、实验目的48二、实验内容48三、实验原理48I四、实验步骤49五、实验扌艮告49实验六60秒计数器的设计50一、实验目的50二、实验原理50三、实验步骤52四、实验扌艮告60实验七数字钟的设计61一、设计要求（数字钟的功能）61二、实验目的61三、实验原理61四、实验内容61五、实验步骤66六、考核要求93实验八字符发生器的设计94一、实验目的94

3、二、实验原理94三、实验步骤96四、实验报告96附录AVIRTEX-IIPRO(V2-PRO)开发系统介绍97一、VIRTEX-IIPR0(V2-PR0)系统开发板97三、实验配件98,・、轨件1@11可丿［••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••••.^^9四、可能涉及的管脚定义100五、ISE设计流程101六、英文缩略语及部分原语101附录BWINDOWS2000T开发系统的驱动103II实验一基于ISE软件实验平台的源代码输入设计方法实验一基于ISE软件实验平台的源代码输入设计

4、方法(XinlinxISE10.1基于波形测试法的仿真)一、实验目的1.通过一个简单的3・8译码器设计，掌握基于ISE软件实验平台实现逻辑电路源代码输入的设计方法。2.掌握逻辑电路的仿真测试方法。3.初步了解可编程器件设计的全过程。二、实验原理实验源程序*方法一：modulethree_eight(a,b,c,d0,dl,d2,d3,d4,d5,d6,d7);inputa,b,c;outputdO,d1,d2,d3,d4,d5,d6,d7;regdO,d1,d2,d3,d4,d5,d6,d7;always@(aorborc)begincase({a,b,c})3'b0

5、00:{dO,d1,d2,d3,d4,d5,d6,d7}=8'b00000001;3'b001:{dO,d102,d3,d4,d5,d6,d7}=8'b00000010;3'b010:{dO,d1,d2,d3,d4,d5,d6,d7}=8'b00000100;3'b011:{dO,d1,d2,d3,d4,d5,d6,d7}=8'b00001000;3'b100:{dO,d1,d2,d3,d4,d5,d6,d7}二8'b00010000;3'b101:{dO,d1,d2,d3,d4

6、,d5,d6,d7}=8'b00100000;3'bll0:{d0,dl,d2,d3,d4,d5,d6,d7}=8'b01000000;3'bl11:{dO,d1,d2,d3,d4,d5,d6,d7}=8'b10000000;endcaseendendmodule1实验一基于ISE软件实验平台的源代码输入设计方法*方法二:modulethree_eight(datain,dataout);input[2:0]datain;output[7:0]dataout;reg[7:0]dataout;always@(datain)begi

7、ncase(datain)3'b000:dataout二8'b00000001;3'b001:dataout=8'b00000010;3'b010:dataout=8'b00000100;3'b011:dataout=8'b00001000;3'bl00:dataout=8'b00010000;3'bl01:dataout=8'b00100000;3'bll0:d