基于veriloghdl的乐曲演奏电路设计

《基于veriloghdl的乐曲演奏电路设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、1引言随着EDA技术的进展，难于可编程的数字电子系统设计的完整方案越来越受到人们的重视。与利用微处理器（CPU或MCU）来实现乐曲演奏相比，以纯硬件完成乐曲演奏电路的逻辑要fi杂得多，如果不借助于功能强人的EDA工具和硬件描述语言，仅凭传统的数字逻辑技术，即使最简单的演奏电路也难以实现。如何使川EDA工具设计电了系统是人们普遍关心的问题。木课程设计主要是采川FPGA器件驱动小扬声器构成-•个乐曲演奏电路，FPGA器件选择Altera的EPF10K10,在MAX+plusII的EDA软件平台上，实现了乐曲演奏

2、屯路的设计。1.1课程设计的目的本课程设计主要是基于VerilogHDL设计乐曲演奏电路，系统实现是用硬件描述语言VerilogHDL按分频控制的方式进行设计，然后进行编程、时序仿真、电路功能验证，奏出美妙的乐曲。该设计的目的在于加深对EDA技术的理解，掌握乐曲演奏电路的工作原理，了解怎样控制音调的高低变化和音长，从而完成乐曲的自动循环演奏。1.2课程设计的要求本课程设计中山于每一个音调对应不同的频率，从而输出对应频率的声音。因此本设计要求通过控制输出到扬声器的激励信号频率的高低和持续的吋间，从而使扬声器发

3、山连续的乐曲声，且当乐曲演奏完成时，保证能自动从头开始演奏。1.3设计平台MAX+plusII是美MAltera公司的一利1EDA软件，用于开发CPLD和FPGA进行数字系统的设计。2应用工具介绍作为当今最流行的计算机软件系统，EDA技术是以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电了产品的CJ动设计。EDA可提供文本输入以及阁形编辑的方法将设计者的意阁用程序或者阁形方式表达出来，而我们经常用到的VIIDL语言便是用丁•编写源程序所需的最常见的硬件描述语言(1I

4、DL)之一。2.1EDA技术介绍EDA是电子设计自动化(ElectronicDesignAutomation)的缩写，在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来。EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的CJ动设计［1］。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HD

5、L完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。典型的EDA工具屮必须包含两个特殊的软件包，即综合器和适配器。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述，针对给定的硬件系统组件，进行编译、优化、转换和综合，最终获得我们欲实现功能的描述文件。综合器在工作前，必须给定所要实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。也就是说，综合器

6、是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换低级的、可与目标器件EPGA/CPLD相映射的M表文件。在今天，EDA技术已经成为电子设计的普遍工具，无论设计芯片还是设计系统，没有H)A工具的支持，都是难以完成的。EDA工具已经成为设计师必不可少的武器，起着越来越重要的作用。从目前的EDA技术来看，其发展趋势是政府重视、使用普及、应用广泛、工具多样、软件功能强大。EDA技术发展迅猛，完全可以用H新月异来描述。EDA技术的应用广泛，现在已涉及到各行各业。EDA水平不断提高，设计工其趋于完美

7、的地步。2.2VerilogHDL语言介绍VcrilogHDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计M次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述屮显式地进行吋序建模:2］。作为一种通用化的硬件描述语言，VerilogHDL语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所冇这些都使用同一种建模语言。此外，VerilogHDL语言提

8、供了编程语言接U，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行'VerilogHDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因此，用这种语言编写的模型能够使用Verilog仿真器进行验证。语言从C编程语言中继承了多种操作符和结构。VerilogHDL提供了扩展的建模能力，其中许多扩展最初很难理解。但是，VerilogHDL语言的核心子集非常易于学习和使用，