vhdl各种计数器程序

vhdl各种计数器程序

ID:30792427

大小:416.58 KB

页数:8页

时间:2019-01-03

vhdl各种计数器程序_第1页
vhdl各种计数器程序_第2页
vhdl各种计数器程序_第3页
vhdl各种计数器程序_第4页
vhdl各种计数器程序_第5页
资源描述:

《vhdl各种计数器程序》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、1.具有CLK,Q端口的简单加法计数器,要程序和最后的RTL图;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT4ISPORT(CLK:INSTD.LOGIC;Q:OUTINTEGERRANGE15DOWNTO0);END;ARCHITECTUREbehavOFCNT4ISSIGNALD,Q1:INTEGERRANGE15DOWNTO0;BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK=

2、fVTHENQIv二D;ENDIF;ENDPROCESS;D<=QI+1;Q<=Q1;ENDbehav;2.具有异步清零aclr,CLK,Q端口的加法计数器,要程序和最后的RTL图;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT4ISPORT(CLK,ACLR:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(15DOWNTO0));END;ARCHITECTUREbehavOFCNT4ISSIG

3、NALQI:STD_LOGIC_VECTOR(15DOWNTO0);BEGINPROCESS(CLK,ACLR)BEGINIFACLR=,O,THENQlv=(OTHERS二>O);ELSIFCLKEVENTANDCLK二TTHENQ1<=Q1+1;ENDIF;ENDPROCESS;Q<=Q1;ENDbehav;Q[15..O]1.具有同步清零sell,CLK,Q端口的加法计数器,要程序和最后的RTL图;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSI

4、GNED.ALL;ENTITYCNT4ISPORT(CLK,SCLR:INSTD_LOG1C;Q:OUTSTD_LOGIC_VECTOR(15DOWNTO0));END;ARCHITECTUREbehavOFCNT4ISSIGNALQI:STD_LOGIC_VECTOR(15DOWNTO0);BEGINPROCESS(CLK,SCLR)BEGINIFCLK'EVENTANDCLK二TTHENIFSCLR二TTHENQI"(OTHERS二>O);ELSEQ1<=Q1+1;ENDIF;ENDIF;ENDPROCESS;Q<=Q1

5、;AririnMUX21Q1[15.・0]l^Qf15..0lENDbehav;CLK>SCLRI~>1.具有异步置位apre,CLK,Q端口的加法计数器,要程序和最后的RTL图;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT4ISPORT(CLK:INSTD.LOGIC;APRE:INSTD_LOGIC;Q:OUTSTD_L0GIC_VECT0R(3DOWNTO0));END;ARCHITECTUREbehavO

6、FCNT4ISSIGNALQI:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(CLK,APRE)BEGINIFAPRE二TTHENQlv=”0001”;ELSIFCLK'EVENTANDCLK=TTHENQK=Q1+1;ENDIF;ENDPROCESS;AddO1.具有同步置位spre,CLK,Q端口的加法计数器,要程序和最后的RTL图;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCN

7、T4ISPORT(CLK:INSTD.LOGIC;SPRE:INSTD_LOGIC;Q:OUTSTD_L0GIC_VECT0R(3DOWNTO0));END;ARCHITECTUREbehavOFCNT4ISSIGNALQI:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(CLK,SPRE)BEGINIFCLKfEVENTANDCLK二TTHENIFSPRE二TTHENQlv=”0001”;ELSEQK=Q1+1;ENDIF;ENDIF;ENDPROCESS;Q[3..O]1.具有异步清零ac

8、lr,异步置位apre,CLK,Q端口的加法计数器,要程序和最后的RTL图;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT4ISPORT(CLK:INSTD.LOGIC;ACLR

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。