VHDL各种计数器程序文件.doc

《VHDL各种计数器程序文件.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、.专业整理.1.具有CLK，Q端口的简单加法计数器，要程序和最后的RTL图；LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT4ISPORT(CLK:INSTD_LOGIC;Q:OUTINTEGERRANGE15DOWNTO0);END;ARCHITECTUREbehavOFCNT4ISSIGNALD,Q1:INTEGERRANGE15DOWNTO0;BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'T

2、HENQ1<=D;ENDIF;ENDPROCESS;D<=Q1+1;Q<=Q1;ENDbehav;2.具有异步清零aclr，CLK，Q端口的加法计数器，要程序和最后的RTL图；LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT4ISPORT(CLK,ACLR:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(15DOWNTO0));END;ARCHITECTUREbehavOFCNT4ISSIGNALQ1:STD_LOG

3、IC_VECTOR(15DOWNTO0);BEGINPROCESS(CLK,ACLR).学习帮手..专业整理.BEGINIFACLR='0'THENQ1<=(OTHERS=>'0');ELSIFCLK'EVENTANDCLK='1'THENQ1<=Q1+1;ENDIF;ENDPROCESS;Q<=Q1;ENDbehav;3.具有同步清零sclr，CLK，Q端口的加法计数器，要程序和最后的RTL图；LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTIT

4、YCNT4ISPORT(CLK,SCLR:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(15DOWNTO0));END;ARCHITECTUREbehavOFCNT4ISSIGNALQ1:STD_LOGIC_VECTOR(15DOWNTO0);BEGINPROCESS(CLK,SCLR)BEGINIFCLK'EVENTANDCLK='1'THENIFSCLR='1'THENQ1<=(OTHERS=>'0');ELSEQ1<=Q1+1;ENDIF;ENDIF;.学习帮手..专业整理.ENDPROCESS;Q<=Q1;ENDb

5、ehav;4.具有异步置位apre，CLK，Q端口的加法计数器，要程序和最后的RTL图；LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT4ISPORT(CLK:INSTD_LOGIC;APRE:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0));END;ARCHITECTUREbehavOFCNT4ISSIGNALQ1:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(

6、CLK,APRE)BEGINIFAPRE='1'THENQ1<="0001";ELSIFCLK'EVENTANDCLK='1'THENQ1<=Q1+1;ENDIF;ENDPROCESS;Q<=Q1;ENDbehav;.学习帮手..专业整理.5.具有同步置位spre，CLK，Q端口的加法计数器，要程序和最后的RTL图；LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT4ISPORT(CLK:INSTD_LOGIC;SPRE:INSTD_LO

7、GIC;Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0));END;ARCHITECTUREbehavOFCNT4ISSIGNALQ1:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(CLK,SPRE)BEGINIFCLK'EVENTANDCLK='1'THENIFSPRE='1'THENQ1<="0001";ELSEQ1<=Q1+1;ENDIF;ENDIF;ENDPROCESS;Q<=Q1;ENDbehav;.学习帮手..专业整理.6.具有异步清零aclr，异步置位apre，CLK，Q端口的加法计

8、数器，要程序和最后的RTL图；LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNS