基于fpga的24×24位低功耗乘法器的设计研究

《基于fpga的24×24位低功耗乘法器的设计研究》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、从本学科出发，应着重选对国民经济具有一定实用价值和理论意义的课题。课题具有先进性，便于研究生提出新见解，特别是博士生必须有创新性的成果基于FPGA的24×24位低功耗乘法器的设计研究摘要:通过对现有编码算法的改进,提出一种新的编码算法,它降低功耗的方法是通过减少部分积的数量来实现的。因为乘法器的运算主要是部分积的相加,因此,减少部分积的数量可以降低乘法器中加法器的数量,从而实现功耗的减低。在部分积的累加过程中,又对用到的传统全加器和半加器进行了必要的改进,避免了CMOS输入信号不必要的翻转,从而降低了乘法器的动态功耗。通过在Altera公司的FPGA芯片EP2C70F896

2、C中进行功耗测试,给出了测试结果,并与现有的两种编码算法进行了比较,功耗分别降低%和%。关键词:乘法器;动态功耗;FPGA;ASIC　　中图分类号:TN492-34文献标识码:A　　文章编号:1004-373X(XX)22-0015-0　　　　Designof4×2bitLow-powerMultiplierBasedonFPGA　　XINGJin-peng1,LIZhe-ying　　(1.SchoolofElectronicandInformationEngineering,BEijingJiaotongUniversity,Beijing,China;　　2.Ins

3、tituteofMicroelectronicApplication课题份量和难易程度要恰当，博士生能在二年内作出结果，硕士生能在一年内作出结果，特别是对实验条件等要有恰当的估计。从本学科出发，应着重选对国民经济具有一定实用价值和理论意义的课题。课题具有先进性，便于研究生提出新见解，特别是博士生必须有创新性的成果Technology,BeijingUnionUniversity,Beijing,China)　　Abstract:Anewcodingalgorithmisintroducedthroughimprovingtheexistedcodingalgorithms.

4、Thealgorithmcandecreasethepowerdissipationofmultiplierwiththemethodofreducingthenumberofpartialproduction.Themainoperationofmultiplieristhesumofpartialproductions,sothismethodcandecreasethenumberofadderinmultiplieranddecreasethepowerdissipationofmultiplier.Duringthesumofpartialproductions,

5、itimprovesthebasicstructureofthetraditionalfull-adderandhalf-adder,andreducestheactivityrateoftheinputsignalofCMOS,sodecreasesthedynamicpowerdissipation.Throughcomparisonwithmultiplierswhicharedesignedwithexistedcodingalgorithms,thepowerdissipationoftheimprovedcodingalgorithmisdecreased%%.

6、Keywords:multiplier;low-powerdissipation;FPGA;ASIC　　收稿日期:XX-05-2　　0引言课题份量和难易程度要恰当，博士生能在二年内作出结果，硕士生能在一年内作出结果，特别是对实验条件等要有恰当的估计。从本学科出发，应着重选对国民经济具有一定实用价值和理论意义的课题。课题具有先进性，便于研究生提出新见解，特别是博士生必须有创新性的成果　　乘法器被广泛应用于各种数字电路系统中,如DSP、数字图像处理等系统。随着便携电子设备的普及,系统的集成度越来越高,这也对产品的功耗及芯片的散热提出了更高的要求。本文提出了一种新的编码算法,通过

7、这种算法实现的乘法器可以进一步降低功耗,从而降低整个电子系统的功耗。　　1乘法器结构　　本文介绍的24×24位乘法器的基本结构如图1所示。其中,“降低乘数中‘1’的数量”实现对乘数y的编码,以降低乘数y中“1”的数量,这可以在“部分积产生电路”中降低部分积的数量,“部分积产生电路”产生的部分积在“改进后的阵列加法器”和“超前进位加法器”中相加,最后得到乘积z。　　图1乘法器结构图　　降低部分积数量的编码算法　　设x,y是被乘数和乘数,它们分别用24位二进制数表示,最高位是符号位,z是乘积,用47位二进制表示,最高位