资源描述：
《《数字ic设计流程》word版》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。
1、数字集成电路设计流程数字集成电路设计流程数字集成电路设计流程1.设计输入电路图或硬件描述语言2.逻辑综合处理硬件描述语言，产生电路网表3.系统划分将电路分成大小合适的块4.功能仿真StateKeyLabofASIC&Systems,FudanUniversity数字集成电路设计流程5.布图规划芯片上安排各宏模块的位置6.布局安排宏模块中标准单元的位置7.布线宏模块与单元之间的连接8.寄生参数提取提取连线的电阻、电容9.版图后仿真检查考虑连线后功能和时序是否正确StateKeyLabofASIC&Systems,FudanUniversity数字集成电
2、路设计工具.主要的EDAvendor–Synopsys：逻辑综合，仿真器，DFT–Cadence：版图设计工具，仿真器等–Avanti：版图设计工具–Mentor：DFT，物理验证工具–Magma:BlastRTL,BlastFusionStateKeyLabofASIC&Systems,FudanUniversity选择设计工具的原则..只用“sign-off”的工具–保证可靠性，兼容性..必须针对芯片的特点–不同的芯片需要不同的设计工具..了解设计工具的能力–速度、规模等StateKeyLabofASIC&Systems,FudanUnivers
3、ity设计工具的选择..设计输入–任何文本编辑工具–Ultraedit,vi,仿真器自带编辑器…..RTL级功能仿真–Modelsim(Mentor),–VCS/VSS（Synopsys）–NC-Verilog（Cadence）–Verilog-XL（Cadence）StateKeyLabofASIC&Systems,FudanUniversity设计工具的选择..逻辑综合–Cadence:Ambit,PKS;–Synopsys:DesignCompiler;–Magma:BlastRTL..物理综合–Synopsys:PhysicalCompile
4、rMagma:BlastFusionStateKeyLabofASIC&Systems,FudanUniversity设计工具的选择.形式验证工具–Formality（Synopsys）–FormalPro（Mentor）.Floorplanning/布局/布线–Synopsys:Apollo,Astro,–Cadence:SoCEncounter,SiliconEnsemble.参数提取.Cadence:NautilusDC.Synopsys:Star-RCXT.时序验证–Cadence:PearlSynopsys:PrimeTimeStateKe
5、yLabofASIC&Systems,FudanUniversity设计工具的选择.DRC/LVS–Dracula(Cadence)–Calibre(Mentor）–Hercules(Synopsys).可测试性设计(DFT)编译器和自动测试模式生成–Synopsys:DFT编译器,DFTCompiler;自动测试生成(ATPG)与故障仿真,TetraMAX–Mentor:FastScan.晶体管级功耗模拟–Synopsys:PowerMillStateKeyLabofASIC&Systems,FudanUniversity中国大陆EDA工具的使用状
6、况StateKeyLabofASIC&Systems,FudanUniversity集成电路设计流程..数字集成电路设计流程..模拟集成电路设计流程..混合信号集成电路设计流程..SoC芯片设计流程StateKeyLabofASIC&Systems,FudanUniversity模拟集成电路设计流程StateKeyLabofASIC&Systems,FudanUniversitySchematicEntrySimulationLayoutentryRCextractionPostlayoutsimulationStartFinishFull-chip
7、DRC/LVSOnlineDRC“集成电路导论”扬之廉StateKeyLabofASIC&Systems,FudanUniversityStateKeyLabofASIC&Systems,FudanUniversityStateKeyLabofASIC&Systems,FudanUniversityStateKeyLabofASIC&Systems,FudanUniversity设计工具的选择..Circuit:–CadenceVirtuosoComposer(Cadence)..Simulation–Synopsys:NanoSim,HSPICE.
8、.Layout–CadenceVirtuoso(Cadence)StateKeyLabofASIC&Syst
