quartus,ii,8位cpu设计实验报告

quartus,ii,8位cpu设计实验报告

ID:29739950

大小:22.34 KB

页数:21页

时间:2018-12-23

quartus,ii,8位cpu设计实验报告_第1页
quartus,ii,8位cpu设计实验报告_第2页
quartus,ii,8位cpu设计实验报告_第3页
quartus,ii,8位cpu设计实验报告_第4页
quartus,ii,8位cpu设计实验报告_第5页
资源描述:

《quartus,ii,8位cpu设计实验报告》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、为了适应公司新战略的发展,保障停车场安保新项目的正常、顺利开展,特制定安保从业人员的业务技能及个人素质的培训计划quartus,ii,8位cpu设计实验报告  数字逻辑与处理器基础实验32位mipscpu设计综述:我们的最后验收结果时钟频率是。本实验报告主要分为实验设计说明与实验收获总结两个部分。附件中有cpu工程文档与  模块代码。  第一部分实验设计  一、alu设计  1、设计思路实现基本的算术、逻辑、关系、位与移位运算,尽量优化以达到最小的面积延时积。结  构图如下:主要设计思想:  a.加法运算实现可以采用逐次进位、超前进位等结构

2、,减法可以通过加法实现;同时输出z、v、n等标志位,注意有符号数和无符号数标志产生的不同。b.比较运算根据减法运算的结果产生,自行分析比较操作与算术运算之间的  关系。  c.移位运算可以考虑将移位操作拆分为16位移位、8位移位、4位移位、2位移位、  1位移位等几个子运算的组合,然后级联形成最后的运算结果。d.逻辑运算可以根据要求  直接产生。目的-通过该培训员工可对保安行业有初步了解,并感受到安保行业的发展的巨大潜力,可提升其的专业水平,并确保其在这个行业的安全感。为了适应公司新战略的发展,保障停车场安保新项目的正常、顺利开展,特制定安

3、保从业人员的业务技能及个人素质的培训计划  功能表接口说明  2、主要模块  a)32bit加法器  采用8个4bit超前进位加法器极连的方式,构成32bit加法器。对于逸出位v的处理如  下:由有符号数的性质可知,对最高位32和次高位31位取抑或,输出信号则为是否逸出。  对32位运算结果取反后,再对相邻两位反复取与,最终得到结果是否为零的输出z.如果是  有符号数,则符号位=n。  由于这一方法部分程度上减弱了高位计算对低位计算的依赖程度,因此可以实现延时的  降低。同时,由于其超前进位网络的大量逻辑运算,较大程度上提升了电路的面积,造

4、成最  终的面积延时积特性恶化。关键代码见附录1b)32bit减法器  对加法器按位取反,再加一。关键代码见附录1c)32bit右移32bit左移32bit算术右移将移位操作拆分为16位移位、8位移位、4位移位、2位移位、1位移位等几个子运算  的组合,然后级联得到最后的运算结果。关键代码见附录1d)32bit逻辑比较单元目的-通过该培训员工可对保安行业有初步了解,并感受到安保行业的发展的巨大潜力,可提升其的专业水平,并确保其在这个行业的安全感。为了适应公司新战略的发展,保障停车场安保新项目的正常、顺利开展,特制定安保从业人员的业务技能及个

5、人素质的培训计划  采用行为级语句直实现逻辑比较功能。关键代码见附录1e)alu顶层控制模块  用多路选择器实现对输出结果的控制,采用行为级语句实现设计。附加说明:对于无符号运算的结果,由于z,v,n已经将符号的作用考虑进去,因此,  对于需要实现的六个指令,仅有a<b需要特殊处理,而其他指令对于无符号数和有符号数的  结果一致。因此,针对a<b指令,添加针对无符号数的专用比较电路,并使用与超前进位加  法器类似的方式进行并行加速操作。关键代码见附录1  二、单周期mips处理器设计流程框图:篇二:cpu设计实验报告cpu设计实验报告  姓

6、名:学号:邮箱:  一、实验目的:  1、掌握硬件描述语言vhdl和eda工具quartusii;利用vhdl设计16位串行cpu,实  现算术和逻辑运算指令、转移指令、访存指令、堆栈指令和控制指令;  2、掌握cpu的调试和测试方法。  二、实验内容:  1、运用硬件描述语言vhdl实现寄存器堆和算数逻辑单元设计、指令集和指令格式、时目的-通过该培训员工可对保安行业有初步了解,并感受到安保行业的发展的巨大潜力,可提升其的专业水平,并确保其在这个行业的安全感。为了适应公司新战略的发展,保障停车场安保新项目的正常、顺利开展,特制定安保从业人员

7、的业务技能及个人素质的培训计划  序设计和整体结构设计、指令译码器的设计、访存单元的设计、调试单元的设计;  2、上机调试。  三、实验步骤:  1、寄存器堆的设计  寄存器堆由16个16位寄存器组成。其中reset是异步清0端,reset=0时将所有寄存  器清0。dr_sel和sr_sel是目标寄存器和源寄存器编号,dr_out和sr_out输出目标寄存器  和源寄存器的内容。reg_sel指定一个寄存器编号,将该寄存器内容送给reg_out,这两个端  口用于调试时观察每个寄存器的值。reg_en是写允许端。reg_en=“01”时,

8、在clk的上升  沿将from_alu写入dr_sel指定的寄存器;reg_en=“10”时,在clk的上升沿将from_mem  写入dr_sel指定的寄存器。reg_en取其

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。