《电容屏设计规范》word版

《《电容屏设计规范》word版》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、本文由星痕囧情贡献pdf文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。电容屏设计注意事项第一讲：FPC篇1.电子工程师、样品工程师、绘图工程师必须详细熟读芯片之Datasheet，了解每一个IC的设计规范和注意事项。2.电子工程师率先介入每一个芯片，对每一颗新IC进行性能评估，对于性价比有优势的IC，由电子工程师制作样品，对我司sensor与芯片的匹配性和最终IC性能做出评估。3.一旦某IC成功导入，后续有关该IC的问题，直接由电子工程师和IC厂家沟通，最终指导设计和绘图。

2、4.样品工程师需要对每一个询价的样品进行评估，最终将设计需求提给电子工程师，电子工程师和IC厂家协作完成电气性能设计。绘图工程师和样品工程师对屏体和FPC外形做完评估后，将外形发给电子工程师。电子工程师需要完成SCH，PCB，最终输出PCB图档给绘图工程师，最终输出给客户的图纸check需要三个当事人签名。5.FPC加工最小线宽、线距为0.07mm，过孔为0.2mm内径，0.4mm外径，铜线到边0.3mm，压合处pad长X宽最小满足1mm,两侧增加对位线。6.FPC设计在样品阶段尽量考量使用现有规格压头，

3、如无法公用电容屏专用压头（有高低段差）设计时应该尽量充分利用压合宽度，，将不同层的pad加大，而且层与层之间的分界线做宽，保证可以使2用现有普通压头进行分段压合。7.FPC制作，pitch小于1.0mm的，必须制作测试pad，对于bonding区域size不够的，可引出来，测试完成后剪除，保证FPC出货时的外观。在FPCbonding区域制作测试pad时，测试pad不可露出FPC，Pad外区域用GND包围。8.IC封装常用两种：a.QFN、b.BGA。QFN封装是芯片pin脚外露，FPC制作的焊盘区域需要

4、大于ICpin脚支出的尺寸。例如：一个5X5的芯片，QFN封装，表示FPC设计时供IC焊接用的区域需要做到至少6X6.而BGA封装是焊盘在IC底部，无法用肉眼观察，焊盘制作时尽量避免在IC底部打过孔，芯片焊接区域用单层布线引到IC外面。9.电阻电容常用两种封装0603和0402，FPC由于区域限制，通常默认使用0402封装，某些特殊零件有特殊封装，需要向芯片厂家或者客户索取相应规格。10.杜绝自动布线，布线规格需要参考芯片厂家建议，对于互电容的芯片（AtmelMxt224，Avago，Cy8cTMA/TM

5、G系列，Focaltech等），必须保证以下规则：a．TX和RX不可重叠b．如果平行，中间加GND，GND线宽为信号线的两倍c．TX和RX如无法避免交叉，必须垂直。d．FPC弯折区域必须增加45°网格GND，線寬0.1mm，網孔0.4mm。E．对于没有布线的区域，正反都使用45°网格铺铜接地11.對於IC上沒有用到的pin腳，閱讀datasheet時必須仔細核對，如果有注明Open或者悬空等，必须按照datasheet的规定来执行。对于空PIN不可随便短起来引出镀金，如需要，必须使用化金。12.FPC金手

6、指补强片，有0.2mm厚度和0.3mm厚度两种规格，如客户无指定厚度，默认0.3mm设计。13.FPC設計必須考慮客戶彎折區域，對於客戶沒有特別注明的，最好事先咨詢好，儘量避免FPC大面積彎曲，在FPC未彎折區域，可以考慮將FPC用雙面膠貼在面板上固定，保證FPC強度和功能穩定，可参考三星机种。第二讲：屏体结构篇一：三層結構三層結構主要針對Cypress系列的解決方案而言，除了兩層工作層之外，需要增加一層靜電屏蔽層（shielding），ITO導電面向上，結構如下：====================

7、===============Lens（GlassorPC/PMMA）===================================OCA1===================================ITO1===================================OCA2===================================ITO2===================================OCA3=========================

8、==========ITO3ShieldingLayer注意事項：1.常規設計導電面必須向上，可節省材料降低成本2.ITO1和ITO2之間的間距應盡可能小，保證工作層之間的信號穩定。3.ITO3應儘量遠離工作層，防止靜電網吸收掉大部分的工作層信號。4.ITO1上做包圍shielding保證手指觸摸到ITO2上量測走線產生的干擾被吸收。5.ITO2上做Shielding保證FPC壓合位置信號的屏蔽。二：兩層結構目前主流芯片的解決