时序电路设计

时序电路设计

ID:28154022

大小:484.25 KB

页数:10页

时间:2018-12-07

时序电路设计_第1页
时序电路设计_第2页
时序电路设计_第3页
时序电路设计_第4页
时序电路设计_第5页
资源描述:

《时序电路设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、CPLD/FPGA设计实验报告实验名称:时序电路设计基础实验目的:掌握OuartusII软件的基木使用方法,完成基本时序电计实验时间:2009年6只19门地点:院楼学生姓名:何超学号:2009118122实验内容:使用两种赋值方式实现B=A;C=B;赋值,并比较综合结果和仿真结果使用两种赋值方式实现模10计数器,并比较综合结果和仿真结果(注意进位的差异)实验要求:1.提供设计源文件2.提供设计报告(源码,仿真结果,RTL视图,格式见模版)实验一一、创建工程丄程名称:block顶M实体文件名:blo

2、ck器件:cyclone二、创建文件代码:□moduleblock(elk,al,fcl,cl,a2,fc2,c2);inputelk,alFa2;outputregblrclfb2fc2;always®(posedgeelk)□beginbl=al;cl=bl;endalways®(posedgeelk)Hbeginb2<=a2;c2<=b2;endendir.odule三、编译工程FlowStatusQuartusIIVersionRevisionNameTop-levelEntityName

3、FamilyMettimingrequirementsTotallogicelementsTotalcombinationalfunctionsDedicatedlogicregistersTotalregistersTotalpinsTotalvirtualpinsTotalmemorybitsEmbeddedMultiplier9-bitelementsTotalPLLsDeviceTimingModelsSuccessful"ThuJun0716:45:1420129.0Build13202

4、/25/2009SJFullVersionblockblockCycloneIIYes4/4,608(<1%)0/4,608(0%)4/4,608(<1%)47/89(8%)00/119,808(0%)0/26(0%)0/2(0%)EP2C5T144C6Final四、仿真电路1、创建VWF文件2、设定“EndTime”力10us3、在VWF文件中添加NodeORBus4、编辑波形5、仿真6、画出仿真结果仿真结果RTL视图:b2、「egOc2^regO实验二一、创建工程工程名称:counter_ml

5、O_block_nonblock顶层实体文件名:counter器件:Cyclone(要求:Cyclone系列任意器件)二、创建文件创建VerilogHDL文件代码:modulecounter(clk,clrn,q1,q2,c1,c2);inputclk,clrn;outputreg[3:O]ql,q2;outputregcl,c2;always@(posedgeelkornegedgeclrn)if(!clrn)beginql<=0;cl<=0;endelsebeginif(ql<9)beginq

6、l<=ql+l;cl<=0;endelsebeginql<=0;cl<=l;endendalways@(posedgeelkornegedgeclrn)if(!clrn)beginq2=0;c2=0;endelsebeginif(q2<9)beginq2=q2+l;c2=0;endelsebeginq2=0;c2=I;endendendmodule三、编译丄程FlowStatusQuartusIIVersionRevisionNameTop-levelEntityNameFamilyMettimi

7、ngrequirementsTotallogicelementsTotalcombinationalfunctionsDedicatedlogicregistersTotalregistersTotalpinsTotalvirtualpinsTotalmemorybitsEmbeddedMultiplier9"bitelementsTotalPLLsDeviceTimingModelsSuccessful-ThuJun0717:24:3420129.0Build13202/25/2009SJFul

8、lVersioncountercounterCycloneIIYes10/4,608(<1%)10/4,608(<1%)10/4,608(<1%〕1012/89(13%〕00/119,808(0%〕0/26(0%)0/2(0%〕EP2C5T144C6Final四、仿真电路a)创建VWF文件b)设定“EndTime”为10usc)在VWF文件屮添加NodeORBusd)编辑波形e)仿真f)画出仿真结采仿真结果RTL视LessThanldrnl>实验三一、创建工程I.程名称:count

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。