基于FPGA与PCI总线的并行计算平台设计实现.doc

《基于FPGA与PCI总线的并行计算平台设计实现.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于FPGA与PCI总线的并行计算平台设计实现　　当前对于各种加密算法。除了有针对性的破解算法，最基本的思想就是穷举密钥进行匹配，通常称为暴力破解算法。由于暴力破解算法包含密钥个数较多，遍历的时间超过实际可接受的范围。如果计算速度提高到足够快。这种遍历的算法因结构设计简便而具有实际应用的前景。　　PCI总线（外设互联总线）与传统的总线标准——ISA总线（工业标准结构总线）相比，具有更高的传输率（132MBps）、支持32位处理器及DMA和即插即用等优点，用于取代ISA总线而成为目前台式计算机的事实I/O总线标准，在普通PC机和工控机上有着广泛的应用。PCI总线为满足在插卡和系统存储器中高速传

2、输数据的要求提供了很好的途径。　　PCI总线是一种独立于处理器的局部总线，因此通过PCI总线插入扩展板，利用并提升普通PC机和工控机对大规模数字信号处理的运算能力和速度是一项非常具有实用意义的工作。　　随着数字技术日益广泛的应用，以现场可编程门阵列（FPGA）为代表的ASIC器件得到了迅速普及和发展，器件集成度和速度都在高速增长。FPGA既具有门阵列的高逻辑密度和高可靠性，又具有可编程逻辑器件的用户可编程特性，可以减少系统设计和维护的风险，降低产品成本，缩短设计周期。FPGA与通用CPU相比又具有如下显著优点：　　（1）FPGA一般均带有多个加法器和移位器，特别适合多步骤算法中相同运算的并行

3、处理。通用CPU只能提供有限的多级流水线作业。　　（2）一块FPGA中可以集成数个算法并行运算。通用CPU一般只能对一个算法串行处理。　　（3）基于FPGA设计的板卡功耗小、体积小、成本低，特别适合板卡问的并联。　　本文介绍的基于PCI总线的FPGA计算平台的系统实现：通过在PC机上插入扩展PCI卡，对算法进行针对并行运算的设计，提升普通PC机对大计算量数字信号的处理速度。本设计采用5片FPGA芯片及相关周边芯片设计实现这一并行高速计算平台，并在该平台上完成了DES和MD5等算法的加密和解密。文中通过基于MD5算法设计的加密方案（仿Yahoo邮箱的密码校验）进行暴力破解，验证了本系统的可行性

4、以及速度快、性价比高等显著优点。　　　　1系统结构　　系统利用普通PC机或工控机进行控制、数据流下载和结果采集，大计算量的数字运算利用IP-CORE技术并行地在FPGA中进行。将数字信号处理的算法设计为一个单元模块，并根据芯片的结构对布局和布线进行优化，该单元模块重复利用的技术被称为IP-CORE技术。在本系统中利用TP-CORE的可重复利用性，通过仲裁逻辑调度数据的分配，从而实现算法的并行处理。　　1.1硬件结构　　系统中采用5片ALTERA公司的STRATIXEP1Sl0FPGA芯片，其中4片作为数字信号处理算法CORE的载体（文中称为算法FPGA）;l片作为连接PC机与运算CORE的桥

5、接芯片、加载程序、并行总线裁决和中断判决等仲裁逻辑的载体。与PCI总线的接口使用PLX公司的PCI9054芯片。系统硬件结构如图l所示。　　　　1.2逻辑结构　　BRIDGEFPGA的程序采用自顶向下的设计方法，其逻辑结构如图2所示，按功能可分为以下部分：顶层模块PCI_FPGA_PARALLEL;与PCI9054的接口模块PCI接口;数据缓存及仲裁部分：数据缓存模块FIFO、寄存器模块regpart、数据回传模块deserial、内部总线仲裁和流控模块CORE接口等。　　PCI接口部分实现与PCI9054芯片的接口时序，使得复用的地址和数据分开，产生地址空间的选取及使能信号，便于后端处理。

6、　　仲裁逻辑部分：　　（1）实现对地址空间内数据缓冲区、各种寄存器的读写，以及根据配置寄存器的内容对算法CORE和桥FPGA做相应的操作（配置、启动、停止、复位等）。　　（2）利用缓冲区及FIF0的队列长度信号wrusedw、rdusedw、full和empty进行数据流控制。数据由PC机下载时首先进入缓冲区，每一块算法CORE均对应一个数据下行FIFO，由FIFO当前状态来判定是否从缓冲区中取数。具体逻辑模型如图3所示。　　（3）返回结果引入本地中断机制，当有正确结果产生、或无正确结果但密钥匹配完成、或系统异常状态，均产生中断信号并填写中断类型寄存器，经级联后产生向PC机的中断。中断判决如

7、图4所示。　　　　　　（4）实现与算法core间的协议逻辑，控制多种数据流的下行以及结果的返回。　　　　2MD5算法简介　　MD5（MessageDigest5）报文摘要算法是一种应用广泛的提取数字指纹的算法标准，它由MIT的密码学专家、RSA算法的发明人之一Rivest设计发明。MD5算法结构如图5所示。　　对任意长度的信息输入，MD5都将产生一个长度为128bit的输出，这一输出可以被看作是原输入报文的“