基于&amp#215;&amp#215;&amp#215;模型的性能评价研究.docx

基于&amp#215;&amp#215;&amp#215;模型的性能评价研究.docx

ID:27894393

大小:352.51 KB

页数:4页

时间:2018-12-06

基于&amp#215;&amp#215;&amp#215;模型的性能评价研究.docx_第1页
基于&amp#215;&amp#215;&amp#215;模型的性能评价研究.docx_第2页
基于&amp#215;&amp#215;&amp#215;模型的性能评价研究.docx_第3页
基于&amp#215;&amp#215;&amp#215;模型的性能评价研究.docx_第4页
资源描述:

《基于&amp#215;&amp#215;&amp#215;模型的性能评价研究.docx》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、结合HSPICE模型与IBIS-AMI模型进行高速串行通道仿真的新方法逯永广张涛(联想科技是德科技EDA)luyg3@Lenovo.com;tao_zhang@agilent.com摘要IBIS-AMI模型是高速电路信号完整性分析中常用的一种芯片行为模型。很多芯片厂商也提供HSPICE模型并结合Verilog-A语言描述均衡行为。在过去,这两种模型很难同时放在一个链路中进行完整的链路性能分析。本文介绍了一种将HSPICE模型与IBIS-AMI模型进行联合仿真的方法,解决了这一难题。这种新方法用于SATA3链路的性能分析,并与测试结果和仿真结果进行

2、了实际比对分析,实现了两者较好的吻合。关键词IBIS-AMI,SATA,ADS,HSPICEANewApproachofSerDesChannelSimulationwithHSPICE(includeVerilog-A)&IBISAMIModelsLUYongguang,ZHANGTaoLenovoTechnologies,KeysightTechnologiesEDAAbstract:IBIS-AMImodelisapopularmodelwhichhasbeenwidelyusedinhighspeedsignalintegrityanal

3、ysis.ManyICvendorsalsoprovideHSPICEmodelanduseVerilog-Atodescribetheequalizationbehavior.Inthepast,itisdifficulttoincludebothIBISAMImodelandHSPICEmodelinonecompletelinkandanalyzethelinkperformance.Inthispaper,anewapproachisproposedtosolvethisissue.TheapproachisusedinSATA3chan

4、nelsimulationtoevaluatesignalquality.Simulationresultiscomparedwithrealmeasurementandshowsgoodconsistency.Keywords:IBIS-AMI,SATA,ADS,HSPICE21引言随着科技的发展,消费类电子如PC,移动终端上用到的高速数字信号越来越多,传输速率也越来越快。通常,在PC类产品的信号完整性设计中,CPU厂商会提供针对不同高速信号标准的布线设计规范,系统厂家需要根据设计规范开展设计。然而,CPU厂商给出的设计规范通常是满足系统系能的

5、最低要求,系统厂商如果希望提高产品竞争力,保证产品的可靠性,需要对高速信号全链路进行优化设计。这时,高速信号的仿真与测试工作变得必不可少。本文将通过某PC设计中SATA3链路的实际案例来说明仿真与测试结合的重要性。目前在进行PC主板SATA测试的时候,终端所接外部设备具有不确定性,另外由于物理结构的原因使得测试不能够测到信号终端,根据信号完整性理论知道后端的链路以及芯片封装的反射作用都会对测试结果造成一定的影响,因此在测试时,对发送(TX)信号,通常会用专门设计的测试夹具测试到Host终端连接器处,对此处的信号质量进行评估,而对于接收(RX)信号

6、,则是通过环回测试误码率。在这种情况下,能够通过仿真的方法得到准确的TX和RX终端的信号眼图,对信号质量进行评估会有特别重要的意义。2项目简介该项目为PC设计,完整的SATA3链路包含CPU,主板走线,连接器,电缆,转接卡,SSD固态硬盘。整体拓扑结果如下图1所示。需要通过仿真评估SATA3链路在“读”和“写”两种模式下眼图质量是否满足规范要求。图1SATA3链路拓扑结构本项目中,CPU厂商提供了芯片接口及封装的HSPICE模型。在HSPICE模型中,信号的去加重(de-emphasis)功能通过Verilog-A语言实现。SSD厂商提供了参考转

7、接卡的PCB设计图及接收芯片的IBIS-AMI模型。这是高速设计中经常会遇到的情况:发送端芯片厂商提供的是HSPICE模型,而接收端则是IBIS-AMI模型,或者反之。由于EDA软件兼容性的原因,过去这种情况是很难进行仿真分析的,这里利用是德科技(Keysight)的ADS仿真软件的通道仿真器(ChannelSim),很好的解决了这一问题。3仿真步骤该项目的基本仿真流程包含3个阶段:1.主板及转接卡PCB走线的S参数提取。2.发送与接收端的芯片模型导入。3.完整链路的仿真与结果分析。3.1主板及转接卡PCB走线的S参数提取很多仿真软件都提供了分析

8、工具,可以用于PCB上走线S参数模型提取。提取时,需要注意两点:一是应尽量采用全波电磁场仿真器。由于SATA3标准的传输速率达到6Gbp

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。