一种新型多dsp并行处理结构

一种新型多dsp并行处理结构

ID:27828635

大小:130.50 KB

页数:4页

时间:2018-12-06

一种新型多dsp并行处理结构_第1页
一种新型多dsp并行处理结构_第2页
一种新型多dsp并行处理结构_第3页
一种新型多dsp并行处理结构_第4页
资源描述:

《一种新型多dsp并行处理结构》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、2.10一种新型多DSP并行处理结构国防科技大学电子科学与工程学院杨钧智薛国义李悦丽周智敏摘要:传统的雷达信号处理系统的设计方法是针对特定应用的,因此系统的通用性差,本文提出了一种新型的,由6片ADSP-21161N构成的多DSP并行处理结构,它具有运算能力強、I/O带宽大、通信手段多样,能灵活地改变拓扑结构,可扩展、通用性強等特点,并且以此并行计算结构为核心设计实现了通用高速实时雷达信号处理系统。关键词:多DSP并行计算实时信号处理一、引言传统的雷达信号处理系统的设计是根据具体的需求确定算法流程以及硬件结构。这导致了系统升级的困难加大,当信号处理的内容改变、要求处理

2、的数据量加人、以及处理算法进行改进时,必须对整个系统进行重新设计。而利用软件无线电的原理,可以构建通用的駛件平台,辅之于必要的软件系统,來实现各种信号处理功能。本结构采用ADI公司的高速浮点DSP:ADSP-21161NOADSP-21161N结合了一个性能优良的浮点DSP核以及丰富的在片功能,并FL提供了实用可靠的多处理器互联与并行处理的方式。以六片ADSP-21161N构成的多处理器结构具冇强大的处理能力,可以完成高速各种实时信号处理功能。实时信号处理要求冃大的计算量与超高的计算速度,而现在的单片DSP很难满足要求,因此必须采用合理的多DSP并行计算结构。雷达信号

3、处理的特点要求处理结点具冇大的I/O带宽,以实现高数据吞吐能力。通用系统还必须支持多种算法,因此应能根据不同并行算法的要求灵活地改变并行计算多DSP的拓扑结构,并提供方便多样的相互通信手段。二、ADSP-21161N芯片简介ADSP-21161N是美国ADI公司近期推出的功能强大的32bit浮点DSP芯片,采用超级哈佛结构,拥冇多条内部总线、高速运算单元、大容量存储器、灵活多样的外部接口。它的核心工作频率可达100MHz,外部总线工作频率可达50MHzo由于其内部包括两组处理单元,每组又运用三级流水线结构进行处理,故而运算处理速度可以达到600MIPS,以此来实现DS

4、P的低工作频率、高处理能力的功能从而降低了功耗。大容量内部双端口SRAM,容最可达到1Mbits,分成两个存储区,一个周期可同时完成指令代码及操作数的存取,并可任意设置成16位、32位或48位字宽,给不同的应用带来方便。主机(HOST)与多处理器接口,无需外部电路,依靠片内总线仲裁逻辑和DMA控制器的支持,能够方便地构成紧耦合的共享总线/共享存储器的并行系统。在片的SDRAM控制器,可直接管理SDRAM,多DSPZ间可以很好的协调共同使用SDRAM,从而构成一个一体化的处理部分。两套双向高速LINK数据传输口,每套LINK口受独立的DMA控制器、发送/接受数据FIFO

5、的支持,可进行最高达100MB/S的高速数据传输,大大提高了并行处理能力,可借以构成松耦合的分布式并行系统。还有SP【端口、可编程10管脚(FLAG)以及同步串口等通信端口。三、多处理器系统基本结构多处理器系统中,处理器节点之I'可的通信通常使用两种方案:一是使用专门的点对点通信信道;另一种方案是节点之I'可通过一个共享的全局存储器和一条并行总线进行通信。这两种解决方案则构造了以下两种多DSP结构:1.数据流式多处理器结构数据流式多处理器结构应用ADSP-21161N的链路口进行点对点通信。系统的算法可以分解成多个部分,分别由多个处理器节点执行,并将数据按顺序放到由处

6、理器节点构成的“流水线”上。这样的系统结构特别适合于计算带宽要求高、灵活性要求低的应用。但作为一个通用的处理平台,必须做到灵活性强,因此本文所介绍的系统并没有应用数据流式结构,而是下血将要介绍的簇式结构。2.簇式多处理器结构簇式多处理器结构特别适合于需要一定灵活性的应用,特别是一个系统必须能够支持多种不同任务,而其中一•些可能需要并发运行的情况。簇式多处理器结构如图1所示。图1簇式多处理机结构ADSP-21161N的内部存储器是针対满足多处理器系统I/O的需要设计的,片内的双口RAM允许在处理器核进行双数据访问的同时,进行全速的处理器间传送,而不需要从处理器核窃取周期

7、,处理器保持完整的1OOMIPS,600MFLOPS的性能。6片ADSP-21161N组成一个统一的簇式多处理器系统通过软件的设计,可以将多处理器配豐成数据并行或者是控制并行系统。由于各处理器节点内核乙间不相互制约,这样一个系统可以达到3600MFLOPS的运算速度,对于通常的信号处理工作都可以做到实时处理。簇内存在一个瓶颈,这是因为在每个周期里只有两个处理器可以通过共亨的总线进行通信,其它的处理器则被阻塞,直到总线被释放为止。由于ADSP-21161N也可以在一个簇中进行点对点的链路II传送,该瓶颈很容易被消除。通过普通总线可以动态地建立和激活处理

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。