基于fpga和多dsp的多总线并行处理器设计

《基于fpga和多dsp的多总线并行处理器设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、计算机测量与控制．２０１２．２０（１）算法、设计与应用ＣｏｍｐｕｔｅｒＭｅａｓｕｒｅｍｅｎｔ＆Ｃｏｎｔｒｏｌ·１７３·文章编号：１６７１－４５９８（２０１２）０１－０１７３－０４中图分类号：ＴＢ９１１．７文献标识码：Ａ基于ＦＰＧＡ和多ＤＳＰ的多总线并行处理器设计白峻，王海燕，申晓红，闫永胜（西北工业大学航海学院，陕西西安７１００７２）摘要：设计了一种用于目标识别与定位的基于ＦＰＧＡ和多ＤＳＰ的多总线并行处理器，其特

2、征在于将ＦＰＧＡ作为系统数据缓存、通信与控制中枢，以此为核心，通过数据与控制总线联接端口控制ＣＰＬＤ芯片，通过ＥＭＩＦ总线分别联接ＤＳＰ（Ａ）、ＤＳＰ（Ｂ）和ＤＳＰ（Ｃ）处理芯片；端口控制ＣＰＬＤ芯片的输入端联接多路并行ＡＤＣ模数转换芯片，输出端口联接ＬＣＤ输出显示模块；有源晶体振荡器与ＦＰ－ＧＡ芯片联接，ＦＰＧＡ芯片将有源晶体振荡器分为４路时钟信号输出，分别输出到ＣＰＬＤ和３片ＤＳＰ芯片；设计改进了传统采用单ＤＳＰ搭建信号处理器模式，实际测试的系统内部数据传输速度达到１００Ｍ，系统最大处理能力可以达到７２００ＭＩＰＳ

3、，具有功能强、性能指标高、结构紧凑的优点。关键词：ＦＰＧＡ；ＤＳＰ；多总线；并行处理ＡＭｕｌｔｉ－ＢｕｓＰａｒａｌｌｅｌＰｒｏｃｅｓｓｏｒＢａｓｅｄｏｎＦＰＧＡａｎｄＭｕｌｔｉ－ＤＳＰＢＡｉＪｕｎ，ＷａｎｇＨａｉｙａｎ，ＳｈｅｎＸｉａｏｈｏｎｇ，ＹａｎＹｏｎｇｓｈｅｎｇ（ＣｏｌｌｅｇｅｏｆＭａｒｉｎｅＥｎｇｉｎｅｅｒｉｎｇ，ＮｏｒｔｈｗｅｓｔｅｒｎＰｏｌｙｔｅｃｈｎｉｃａｌＵｎｉｖｅｒｓｉｔｙ，Ｘｉ’ａｎ７１００７２，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：ＡＭｕｌｔｉ－ｂｕｓＰａｒａｌｌｅｌＰｒｏｃｅｓｓｏｒｂａｓｅｄｏｎＦＰ

4、ＧＡａｎｄＭｕｌｔｉ－ＤＳＰｉｓｄｅｓｉｇｎｅｄｆｏｒｔａｒｇｅｔｉｄｅｎｔｉｆｉｃａｔｉｏｎａｎｄｌｏｃａｔｉｏｎ．ＴｈｅＦｅａ－ｔｕｒｅｓｃａｎｂｅｓｅｅｎａｓｆｏｌｌｏｗ．ＴｈｅＦＰＧＡ，ｗｈｉｃｈｃｏｎｔｒｏｌｓＣＰＬＤｃｈｉｐｖｉａｔｈｅｄａｔａａｎｄｃｏｎｔｒｏｌｃｏｎｎｅｃｔｉｏｎｂｕｓ，ｉｓｕｔｉｌｉｚｅｄａｓｔｈｅｄａｔａｃａｃｈｅｏｆｔｈｅｓｙｓｔｅｍ，ｃｏｍｍｕｎｉｃａｔｉｏｎａｎｄｃｏｎｔｒｏｌｃｅｎｔｅｒ．ＩｔｉｓｃｏｎｎｅｃｔｅｄｔｏｔｈｅＤＳＰ（Ａ），ＤＳＰ（Ｂ）ａｎｄＤＳＰ（Ｃ）ｒｅｓｐ

5、ｅｃｔｉｖｅｌｙｔｈｒｏｕｇｈｔｈｅＥＭＩＦｂｕｓ．ＩｎｔｈｅａｓｐｅｃｔｏｆｃｏｎｔｒｏｌｃｈｉｐＣＰＬＤ，ｔｈｅｉｎｐｕｔｐｏｒｔｓａｒｅｃｏｎｎｅｃｔｅｄｔｏｔｈｅＡＤＣａｎｄｔｈｅｏｕｔｐｕｔｐｏｒｔｓａｒｅｃｏｎｎｅｃｔｅｄｔｏｔｈｅＬＣＤｄｉｓｐｌａｙｍｏｄｕｌｅ．Ｂｅ－ｓｉｄｅｓ，ＦＰＧＡｇｅｎｅｒａｔｅｓ４ｃｌｏｃｋｓｉｇｎａｌｓｔｏＣＰＬＤａｎｄ３ＤＳＰｉｎｏｒｄｅｒｔｏｓｙｎｃｈｒｏｎｉｚｅｔｈｅｄｉｆｆｅｒｅｎｔｃｈｉｐｓ．ＴｈｉｓｐａｐｅｒｉｍｐｒｏｖｅｓｔｈｅｐａｓｔｓｉｎｇｌｅＤＳＰｔｏｂｕ

6、ｉｌｄｔｈｅｓｉｇｎａｌｐｒｏｃｅｓｓｏｒ，ｗｉｔｈｔｈｅａｄｖａｎｔａｇｅｓｏｆｓｔｒｏｎｇｆｕｎｃｔｉｏｎ，ｈｉｇｈｐｅｒｆｏｒｍａｎｃｅａｎｄｃｏｍｐａｃｔｓｔｒｕｃｔｕｒｅ．Ｔｈｅｓｙｓｔｅｍｉｎｔｅｒｎａｌｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｓｐｅｅｄｔｏ１００Ｍｂｙａｃｔｕａｌｔｅｓｔｉｎｇ，ａｎｄｃａｎａｃｈｉｅｖｅｍａｘｉｍｕｍｐｒｏｃｅｓｓｉｎｇｃａｐａｃｉｔｙｏｆ７２００ＭＩＰＳ．Ｋｅｙｗｏｒｄｓ：ＦＰＧＡ；ＤＳＰ；ｍｕｌｔｉｂｕｓ；ｐａｒａｌｌｅｌｐｒｏｃｅｓｓｉｎｇ０引言片、３个ＤＳＰ处理芯片、系统

7、电源模块、多路并行ＡＤＣ模数转换芯片、有源晶体振荡器、ＬＣＤ输出显示模块；随着国防工业对精确制导武器要求的不断提高，武器系统（２）将ＦＰＧＡ作为系统数据缓存、通信与控制中枢，以此总体设计方案的日趋复杂，以及电子元器件水平的飞速发展。为核心，通过数据与控制总线联接端口控制ＣＰＬＤ芯片，通过导引头信号处理器的功能越来越复杂，硬件规模越来越大，处理速度也越来越高，而且产品的更新速度加快，生命周期缩ＥＭＩＦ总线分别联接ＤＳＰ（Ａ）、ＤＳＰ（Ｂ）和ＤＳＰ（Ｃ）处理芯片；短。实现功能强、性能指标高、抗干扰能力强、工作稳定可（３）端

8、口控制ＣＰＬＤ芯片的输入端联接多路并行ＡＤＣ模靠、体积小、功耗低、结构紧凑合理符合弹载要求的导引头信号处理器已经势在必行。过去单一采用单片机或ＤＳＰ处理器数转换芯片，输出端口联接ＬＣＤ输出显示模块；（４）有源晶体振荡器与ＦＰＧＡ芯片联接，ＦＰＧＡ芯片将有搭建信号处理器已经不能满足要求。针对现有技术的不足之处，本文提出一种基于ＦＰＧ