DSP片外高速海置SDRAM存储系统设计方案.doc

DSP片外高速海置SDRAM存储系统设计方案.doc

ID:27511444

大小:92.00 KB

页数:6页

时间:2018-12-04

DSP片外高速海置SDRAM存储系统设计方案.doc_第1页
DSP片外高速海置SDRAM存储系统设计方案.doc_第2页
DSP片外高速海置SDRAM存储系统设计方案.doc_第3页
DSP片外高速海置SDRAM存储系统设计方案.doc_第4页
DSP片外高速海置SDRAM存储系统设计方案.doc_第5页
资源描述:

《DSP片外高速海置SDRAM存储系统设计方案.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、DSP片外高速海置SDRAM存储系统设计方案  在数字图像处理、航空航天等高速信号处理应用场合,需要有高速大容量存储空间的强力支持,来满足系统对海量数据吞吐的要求。通过使用大容量同步动态RAM(SDRAM)来扩展嵌入式DSP系统存储空间的方法,选用ISSI公司的IS42S16400高速SDRAM芯片,详细论述在基于TMS320C6201(简称C6201)的数字信号处理系统中此设计方法的具体实现。    1IS42S16400芯片简介  IS42S16400是ISSl公司推出的一种单片存储容量高达64Mb(即8MB)的16位字宽高速

2、SDRAM芯片。SDRAM的主要特点是:①同步访问,读写操作需要时钟;②动态存储,芯片需要定时刷新。IS42S16400采用CMOS工艺,它的同步接口和完全流水线的内部结构使其拥有极大的数据传输速率,可以工作在高达133MHz的时钟频率下,刷新频率每64ms为4096次。该SDRAM芯片内部有4个存储体(bank),通过行、列地址分时复用系统地址总线,对不同存储体内不同页面的具体存储单元进行读写访问寻址。在进行读操作之前,必须预先激活SDRAM内对应的存储体,并选择存储器的某一行,然后送人列地址读取需要的数据。从输出列地址到SDR

3、AM返回相应数据之间存在一个存取延迟。如果访问新的页面,则先需要关闭所有的存储体,否则已打开的页面将一直有效。在写操作之前,由于已经预先激活了有关的行地址,因此可以在输出列地址的同时输出数据,没有延迟。IS42S16400提供自刷新模式的设置,可以使芯片运行在低功耗的状态下,从而大大减少嵌入式系统的功率消耗。    2C6201与SDRAM的外部存储器接口  DSP芯片访问片外存储器时必须通过外部存储器接口EMlF(ExternalMemoryInterface)。C6000系列DSPs的EMIF具有很强的接口能力,不仅具有很高的

4、数据吞吐率(最高达1200MB/s),而且可以与目前几乎所有类型的存储器直接接口。在C6201系统中,提供了4个彼此独立的外存接口(CEX)。除CEl空间只支持异步接口外,所有的外部CEx空间都支持对SDRAM的直接接口。表1总结了C620XDSPs的EMIF所兼容的SDRAM配置。表2给出了C6000系列DSPs的EMIF所支持的SDRAM控制命令。      2.1SDRAM的刷新    为了提高存储容量,SDRAM采用硅片电容来存储信息。随着时间的推移,必须给电容重新充电才能保持电容里的数据信息,这就是所谓的“刷新”。它的存

5、在也使得SDRAM的应用变得略显复杂,带来了一定的应用难度。  C6000系列DSPs有专门的SDRAM控制寄存器(SDTCL)和SDRAM时序控制寄存器(SDTIM),用来进行SDRAM的各种时序控制,大大减轻了设计人员的开发难度。SDCTL寄存器中的RFEN位控制是否由EMIF完成对SDRAM的刷新。如果RFEN=1,EMIF会控制向所有的SDRAM空间发出刷新命令(REFR);而SDTIM寄存器中的PERIOD位段则控制具体的刷新周期。  在REFR命令之前,会自动插入一个DCAB命令,以保证刷新过程中所有的SDRAM都处于

6、未激活状态。DCAB命令之后,EMIF开始按照SDTIM寄存器中PERD字段设置的值进行定时刷新。刷新前后,页面信息会变为无效。  对于C620X,EMIFSDRAM控制模块内部有一个2位的计数器,用来监测提交的刷新申请的次数。每提交一个申请,计数器加1;每次刷新周期之后,计数器减1。复位时,计数器自动置为11b,以保证在存取访问之前先进行若干次刷新。计数器的值为llb,代表紧急刷新状态,此时页面信息寄存器变无效,迫使控制器关闭当前的SDRAM页面。然后,EMIFSDRAM控制器在DCAB命令后执行3次REFR命令,使计数器的值减

7、为0,再继续完成余下的存取操作。2.2SDRAM的初始化  当某个CE空间配置为SDRAM空间后,必须首先进行初始化。用户不需要控制初始化的每一个步骤,只需要向EMIFSDCTL寄存器的INIT位写1,申请对SDRAM作初始化。然后,EMIF就会自动完成所需要的各步操作。初始化操作不能在进行SDRAM存取过程中进行。整个初始化过程包括下面几个步骤:  ①对所有的SDRAM空间发出DCAB命令;  ②执行3个REFR命令;  ③对所有的SDRAM空间发出MRS命令。  2.3页面边界控制  SDRAM属于分页存储器,EMIF的SDR

8、AM控制器会监测访问SDRAM时行地址的情况,避免访问时发生行越界。为了完成这一任务,EMIF在内部有四个页面寄存器,自动保存当前打开的行地址,然后与后续存取访问的地址进行比较。需要说明的是,当前存取操作结束并不会引起SDRAM中已经激活的行被立即

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。