SoC设计是由几个高度复杂分系统组成的.doc

《SoC设计是由几个高度复杂分系统组成的.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、SoC设计是由几个高度复杂分系统组成的　　设有Bluetooth功能的SoC设计通常是由几个高度复杂分系统组成的。每个分系统兼备有硬件组件和软件组件两个方面，总体设计环境中实现专用功能。理想地，这些分系统应这样设计，其硬件和软件两者边界的定义是十分清晰的，让各个独立功能得到充分的验证，便于集成到SoC设计中。这些分系统的商品化IP产品已在进行中。　　模块化IP结构充分考虑了硬件/软件设计、软件应用设计、以及快速原型的需要，因而便于集成和系统的验证。本文以现成的无线SoC设计（如GSM手机）中增加一

2、个复杂的无线功能，即Bluetooth功能，的实例来说明这一原理。Bluetooth实例充分体现确切地定义了硬件与软件接口模块化协议的优势，带来了诸多灵活性，且可优化每个组件的成本和功率。SoC选择　　目前，市场上有两类产品；单片IC器件和IP内核，　　它们在即插即用上是等效的。SoC设计者也有两种选择，或连接一个外部IC；或为了降低总系统成本，采用IP内核将Bluetooth功能归入片内。　　SynopsysDesignwareBlueIQ是一个可合成的Bluetooth内核，通过标准4线UAR

3、T（H4）接品连接至主CPU，例如ARM9嵌入式微处理器，管理上层Bluetooth协议载，另一方面，BluetoothIP内核通过通用14引脚“BluetoothRF”接口连接至RF器件，例如SiliconWave。　　Bluetooth功能在BluetoothIP内核是完全自给自足的，它的内部基带处理器可以主CPU处下载全部实时Bluetooth工作程序。对SoC软件组，这类体系结构确保Bluetooth不会干扰与手机其余部分相关联的任何定时关键的软件，从而简化了Bluetooth功能的集成。

4、　　手持式手机设计　　图1是2.5G手机（GSH/GRPS/EDGE）的方框图。一条AMBA总线构成了SoC的骨架，它由高速AHB（高级硬件总线）段和低速APB（高级外设总线）段组成。连接在AMBA结构上有蜂窝分系统以及RTOS用和控制手机上各种按键和显示屏用低速外设。一个GPS单元也连接在APB上，为手机提供符合新E911/E112要求的位置信息。Bluetooth分系统则是将BluetoothIP内核连接在APBUART外设添加到SoC设计的，并由主CPU的Bluetooth协议栈软件进行控制

5、。　　从硬件集成观点，附加Bluetooth分系统就象手机设计增加一个UART一样简单。从软件集成透视，同样十分简单。Bluetooth规范清晰地定义了协议栈上级与下级之间的边界。定时关键软件例程放置在栈的下层，靠近硬件并远离应用层。上层和下层通过确切定义的API连接的，HCI（主控制器接口）不仅定义了栈上层和下层之间的协议，而且也定义了诸如UART、RS-323和USB各种标准物理传输协议。这种模块化硬件与软件方案给SoC设计组带来了显著的即插即用好处。　　组建设计组　　图2表示典型的SoC设计

6、组，它由下属三个小组组成，分别承担不同的工作。ASIC组负责硬件的实施，在UNIX工作平台上使用各类工具来生成制作SoC的最终GDSII文件。软件组负责在SoC上运行的软件的实施。设计原型组使用FPGA原型平台（如ARM集成开发系统）将硬件和软件整合在一起，以便在最终GDSII向代工厂发布前验证SoC的功能。　　ASIC组向设计原型组提供手机设计的FPGA文件，在此实例，包括要增加的Bluetooth分系统文件。ASIE组将BluetoothIP内核配置在手机设计用系统结构（例如语音通道的数量和支

7、持的服务）中，并生成可以下载到Bluetooth开发工具（如：DesignWareBlueQDevelopmentKit）的FPGA文件。在软件开发早期阶段，ASIC组将BluetoothRTL代码集成在ASIC设计中，进行合成和模拟，确保它能正确地连接。套装工具确保设计成功　　在开发阶段的早期，软件组的绝大部分工作是在PC上完成的。如图2所示，软件组的工程师们将Bluetooth开发套装工具连接对PC的串口，在合式机上精确地执行可设置在最终SoC上的Bluetooth协议栈的上层，以及创建启用手

8、机Bluetooth功能应用软件所必需的应用配置文件。　　MezoeInterfaceExpress工具套件是一套实施Bluetooth配置文件的软件，这一PC基工具可用来生成工作框架应用软件，任意地组合各类Bluetooth配置文件。得到的软件奠定了最终嵌入式SoC应用的基础，让软件工程师在PC上充分地设计嵌入式Bluetooth应用的原型，相对SoC设计是独立地进行的，当设计完成并纠错后，它能重新定位到主CPU并下载到FPGA原型平台。硬件手机　　在ASIC组和软件组在各自的环