2018年的半导体芯片产业面貌如何？异质整合蓝图即将揭晓.doc

《2018年的半导体芯片产业面貌如何？异质整合蓝图即将揭晓.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、2018年的半导体芯片产业面貌如何？异质整合蓝图即将揭晓　　在25年的时间内，当Facebook、Google与Amazon透过自己设计芯片称霸全球市场之后，半导体产业的面貌会有什么变化？在某种程度上，我们已经看到未来、而且它已经发生：大数据分析、人工智能（AI）、扩增/虚拟实境（AR/VR）、自动驾驶车辆等新技术已经问世──虽然未臻完美之境。　　尽管如此，大多数芯片设计工程师甚至无法想像那样一个大无畏的新世界，更别说那些他们必须保持在流行前线的创新发明；但让工程师们头痛的一个问题是，产业发展的方向全然不确定。随着

2、摩尔定律（Moore’sLaw）接近“经济上的死角”，对大多数芯片供应商（除非是Intel或Samsung等大厂）来说，该转往其他哪个方向？　　2016年7月，半导体产业协会（SIA）发表最后一期的国际半导体技术蓝图（ITRS）报告（参考连结），这意味着产业界已经承认摩尔定律不只是速度趋缓，而是产业界需要新的工具、统计图表与程序，来定义技术研发之间的差距所在，以及在这个连结性更强的世界该何去何从。这也是台湾IC设计公司钰创（Etron）创办人、董事长暨执行长卢超群（NickyLu）要出力的地方。　　　　

3、钰创（Etron）创办人、董事长暨执行长卢超群（NickyLu）　　卢超群一直在提倡“异质整合”（heterogeneousintegraTIon，HI），他推广这个概念是因为半导体产业至少必须要脱离对制程节点微缩的痴迷；为了取得成长动力，产业界必须以“不同技术的异质整合”来创新。　　不过卢超群所提倡的HI并非异质整合SoC、系统级封装（SiP）或多芯片模组（MCM），而是一种“整体化（holisTIcally）的整合性解决方案”，牵涉系统设计、演算法与软体，结合不同的矽元件如SoC、DRAM、快闪存储器、ADC/

4、DAC、电源管理、安全芯片，以及可靠性控制元件。　　到目前为止，芯片产业在SiP技术领域已经有大幅度的进展；卢超群表示：“在2018年的现在，我已经看到市场对于更复杂HI的需求，实际上不只整合矽芯片，还包括非矽材料。”HI背后的三个IEEE学会　　电子测试业者3MTS（ThirdMillenniumTestSoluTIons）董事长BillBottoms表示，订定“异质整合蓝图（HeterogeneousIntegraTIonRoadmap，HIR）的基础工作在2015年展开，当时SIA与一个IEEE学会签署了合作

5、备忘录，由Bottooms以及日月光（ASE）的院士WilliamChen担任HIR委员会的共同主席。　　2016年，HIR获得三个IEEE学会的正式赞助，包括电子封装学会（ElectronicsPackagingSociety，EPS）、电子元件学会（ElectronicDevicesSociety，EDS）以及光子学会（PhotonicsSociety）；国际半导体产业协会（SEMI）以及美国机械工程师学会（AmericanSocietyofMechanicalEngineers，ASME）的电子与光子封装分会

6、（ElectronicandPhotonicPackagingDivision，EPPD）也加入了HIR订定工作。　　从去年开始一切步入正轨。随着HIR委员会在世界各地举办研讨会宣传其使命，“总共有接近1，000位科学家、研究人员与资深工程师出席我们的活动并承诺参与HIR；”Bottoms表示，在委员会成员方面，“我们致力于将标准品质维持非常高的水准，我们只选择那些拥有技术证照，并且真正愿意为每个技术工作小组贡献力量的人。”　　Bottoms解释，一般只是想吸收资讯的市场旁观者不会被委员会接纳；他所定义的HIR委员

7、会任务范围是：“定义我们需要克服的困难挑战，以因应未来15年、25年新兴研究领域之技术需求。”他指出，该组织正在开发一个“竞争前期”（pre-competitive）蓝图，而集中产业界资源去规划未来，会比多头马车各自努力更有效率。　　HIR委员会将具潜力的首要整合技术解决方案视为“复杂的SiP结构”。Bottoms表示，在很多方面，产业界开始关注将矽元件与非矽材料整合在单一封装中的产品；“一个很好的HI案例是Intel的光子光学收发器（photonicsopticaltransceivers），”他解释，Intel

8、以矽晶圆平面制造技术支援电-光收发器的量产。　　另一个案例是AppleWatch2采用之第二代SiP技术“S2”；与第一代技术S1一样，该SiP模组在一个模组中混合了不同封装形式，包含能以裸晶堆叠的零组件（例如CSP、WLP等封装）、传统的打线封装，甚至是层叠封装（package-on-package）等多芯片的配置，或是多芯片堆叠的DRAM、NAND快闪存