《半导体存储器》ppt课件

《半导体存储器》ppt课件

ID:26915291

大小:677.50 KB

页数:34页

时间:2018-11-30

《半导体存储器》ppt课件_第1页
《半导体存储器》ppt课件_第2页
《半导体存储器》ppt课件_第3页
《半导体存储器》ppt课件_第4页
《半导体存储器》ppt课件_第5页
资源描述:

《《半导体存储器》ppt课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第9章半导体存储器本章概述存储器的层次结构、半导体存储器的分类,以及高速 缓冲存储器Cache和虚拟存储器; 讲解静态随机存取存储器SRAM结构及常用SRAM存储器芯片; 叙述动态随机存取存储器DRAM及常用DRAM存储器芯片; 讨论只读存储器组成、原理与分类,介绍常用EPROM存储芯片和 快闪存储器FLASH;简述新型的非挥发随机存取存储器; 最后对PC机存储器的组织与管理作了概括。9.1.1存储系统的分层结构主存-辅存层次:具有主存的较快存取速度又具有辅存的大容量 和低价格解决存储器的容量问题。高速缓存-主存层次:速度接近于Cache,而容量则是

2、主存的容量解决存储器的存取速度问题微型计算机中存储子系统的分层结构如图所示9.1.2半导体存储器分类存储器分类:按存储介质分—— 磁表面存储器(硬磁盘、软磁盘、磁带等)、 光盘存储器和半导体存储器。半导体存储器分类:按制造工艺分——MOS型和双极型两大类。 半导体存储器一般都是MOS型存储器。MOS型半导体存储器分类:从应用角度分—— 只读存储器ROM和随机存取存储器RAMROM和RAM进一步细分如下表所示 表中类型还可进一步细分: 如兼有SRAM和DRAM共同优点的组合型半导体存储器iRAM,DRAM中专为图形操作设计的WRAM和SGRAM,ROM

3、中又有串行和并行之分,等等。9.1.3高速缓冲存储器Cache1.Cache工作原理现在微机中均设置有一级高速缓存(L1Cache)和二级高速缓存(L2Cache) Cache内容只是主存中部分存储数据块的副本,它们以块为单位一一对应Cache使CPU访问内存的速度大大加快。二级缓存存储系统的基本结构如图所示。9.1.3高速缓冲存储器Cache(续)1.Cache工作原理(续)判断:访问存储器时,CPU输出访问主存的地址,经地址总线送到Cache的主存地址寄存器MA,主存-Cache地址转换机构从MA获得地址 并判断该单元的内容是否已经在Cache中

4、存储?命中:如在则称为“命中”,立即把访问地址转换成其在Cache中的地址, 随即访问Cache存储器。未命中:如果被访问的单元内容不在Cache中,称为“未命中”,CPU直接 访问主存,并将包含该单元的一个存储块的内容及该块的地址 信息装入Cache中;否则 置换——若Cache已满,则在替换控制部件控制下,按某种置换算法, 将从主存中读取的信息块替换Cache中原来的某块信息。2.Cache基本操作高速缓存操作的具体实现途径:CPU←→Cache←→主存。◆CPU←→Cache之间按行传输,一般一行为连续的256bit,即32个字节; ◆Cach

5、e←→主存之间按页(又称块)传输,页的大小与Cache←→主存 之间地址映射方式相关,通常为256个字节的整数倍。9.1.3高速缓冲存储器Cache(续)2.Cache基本操作(续)(1)读操作◆命中Cache:则从Cache中读出数据送上数据总线,并立即进行下 一次访问操作; ◆未命中Cache:CPU就从主存中读出数据,同时Cache替换部件把 被读单元所在的存储块从主存拷贝到Cache中。(2)写操作——三种Cache写入方法①通写(Write-Through)每次写入Cache的同时也写入主存,使主存与Cache对应单元的内容 始终保持一致。

6、不会造成数据丢失,影响工作速度。②改进通写(ImproveWrite-Through)若Cache写入后紧接着进行的是读操作,那么在主存写入完成前即 让CPU开始下一个操作,这样就不致于造成时间上的浪费。9.1.3高速缓冲存储器Cache(续)2.Cache基本操作(续)③回写(Write-Back)只是在相应内容被替换出Cache时才考虑向主存回写:Cache行数据只 要在它存在期间发生过对它的写操作,那么在该行被覆盖(替换出Cache)前必须将其内容写回到对应主存位置中;如果该行内容没有被 改写,则其内容可以直接淘汰,不需回写。这种方法的速度比通

7、写法 快,被普遍采用。3.地址映射(1)直接映射直接映射:将主存中的块号(块地址)对Cache中的块数(块的总数)取模, 得到其在Cache中的块号。 相当于将主存的空间按Cache的大小分区,每个区内相同的 块号映射到Cache中的同一块号。 优点:直接映射最简单,块调入Cache时不涉及替换策略问题,地 址变换速度快。缺点:块冲突概率高,当程序反复访问冲突块中的数据时,Cache命中率急剧下降,Cache中有空闲块也无法利用。9.2静态随机存取存储器SRAM9.2.1SRAM结构1.基本存储电路6个MOS管组成:T1~T4组成一个双稳态触发器。Q

8、=0(或=1)这一稳定状态表示二进制“0”, 另一稳定状态Q=1(或=0)表示二进制“1”。T5、T6:行选

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。