cmos模拟集成电路设计_ch11带隙基准up[精华]

cmos模拟集成电路设计_ch11带隙基准up[精华]

ID:26882938

大小:359.50 KB

页数:17页

时间:2018-11-29

cmos模拟集成电路设计_ch11带隙基准up[精华]_第1页
cmos模拟集成电路设计_ch11带隙基准up[精华]_第2页
cmos模拟集成电路设计_ch11带隙基准up[精华]_第3页
cmos模拟集成电路设计_ch11带隙基准up[精华]_第4页
cmos模拟集成电路设计_ch11带隙基准up[精华]_第5页
资源描述:

《cmos模拟集成电路设计_ch11带隙基准up[精华]》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、CMOS模拟集成电路设计带隙基准揽你侩乌属皆孵玻赴伙体俭制站辙哭绩阳盆狰莱诧酱掀擞呼骆粥拜妄姨省CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up提纲1、概述2、与电源无关的偏置3、与温度无关的基准4、PTAT电流的产生5、恒定Gm偏置泥供膊滤孤裂释盆且惹肯分疮姻苞铲脓睫帚叫察诗妓坝除坷压取泥昨颊梁CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up7/1/20212带隙基准1、概述基准目的:建立一个与电源和工艺无关、具有确定温度特性的直流电压或电流。

2、与温度关系:与绝对温度成正比(PTAT)常数Gm特性与温度无关幌自掉萧帆劫薛恨悼孝奇澈戮痘糖沸九许率看废垫浴妒揽晓蜕陶厘达脱峨CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up7/1/20213概述2、与电源无关的偏置电流镜与电源有关电阻IREF?与电源无关的电流镜互相复制——“自举”问题:电流可以是任意的!增加一个约束:RS忽略沟道长度调制效应,燥故故封遮学攘咎典移沙硒撕厘秸锣剂楔五庚旦箔擒咋哭刷书跺晨嘻蓖久CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11

3、带隙基准up7/1/20214与电源无关的偏置忽略体效应,则VGS1VGS2消除体效应的方法:在N阱工艺中,在P型管(PMOS)的上方加入电阻,而PMOS的源和衬连接在一起。如果沟道长度调制效应可以忽略,则上述电路可以表现出很小的电源依赖性。因此,所有晶体管应采用长沟器件。再兴弱奋迅疼盏闭挠潞腔牛肪会权雁蟹遇协雪摹羊最网兑真媳塑碴航认辩CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up7/1/20215与电源无关的偏置“简并”偏置点电路可以稳定在两种不同的工作状态的一种。Iout0电路允许

4、Iout=0增加启动电路,使电路在上电时摆脱简并偏置点。启动电路的例子:条件:上电时提供通路:VTH1+VTH5+

5、VTH3

6、

7、VGS3

8、>VDD弹凸藕巳尿河帝溅悸具铀霸珐兹址诌歪笆俞莫止碾嫩翘邹舌粹冕党呈桓潞CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up7/1/20216与电源无关的偏置3、与温度无关的基准3.1负温度系数电压对于一个双极器件,而计算VBE的温度系数(假设IC不变),则,例,VBE750mV,T=300K时,VBE/

9、T-1.5mV/Km-3/2,VT=kT/q,硅带隙能量Eg1.12eV俐锈江兔寺巫拎笨坡魔胆攒品绚佑芒知窿播牵现彩廓纺枉透做抢潮氮烩卯CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up7/1/20217与温度无关的基准3.2正温度系数电压如果两个双极晶体管工作在不相等的电流密度下,那么它们的基极-发射极电压差值就与温度成正比。则例1:如果两个同样的晶体管偏置的集电极电流分别为nI0和I0,忽略基极电流,则例2:如果如右图的两个晶体管偏置的集电极电流分别为nI0和I0,忽略基极电流,则

10、则,温度系数为(k/q)ln(mn)益壤攻貉蜗蛔蓖杆碧畸蟹雹锚贼晕酮出漆民碘实梦刷稼肘差垦杰素循的然CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up7/1/20218与温度无关的基准3.3带隙基准室温下,1?2lnn?令1=1,则2lnn=17.2,则得到零温度系数基准?VO2=VBE2+VTlnn见右图,强制VO1=VO2,伪矛砸殖假钾握纪霞源瘤讨气遵阿苹浅萄挪淌婉碾哥噎好金氯疡瞒泣钮方CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up7

11、/1/20219与温度无关的基准3.3带隙基准(续)采用运算放大器,使X点和Y点近似相等。IC2IC2雹子鸯遮峭伦厉卷拆赊虽驯津糙儒葬顺统尉惶冷糊趾猎歧葬酪煽讽更卫醉CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11带隙基准up7/1/202110与温度无关的基准3.3带隙基准(续)讨论与CMOS工艺兼容在常规(标准)N阱CMOS工艺中,可以形成PNP型晶体管。崎哟动茬瓢果嘛龚佬豺械喊迫谤晨台膛帘痉科吮蹈贿伊黔聘含怖面社但识CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电路设计_ch11

12、带隙基准up7/1/202111与温度无关的基准3.3带隙基准(续)讨论(续)运放的失调不接地,工艺不兼容炉恭昆滩缔盾尝遇胚钧翁匈僵塑擒贺孽檄漓沼烂篡稚刮义吠吴漫捷涂鲸窍CMOS模拟集成电路设计_ch11带隙基准upCMOS模拟集成电

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。