基于cpci系统的高速数字通信接口电路设计与应用

基于cpci系统的高速数字通信接口电路设计与应用

ID:25979261

大小:52.00 KB

页数:5页

时间:2018-11-24

基于cpci系统的高速数字通信接口电路设计与应用_第1页
基于cpci系统的高速数字通信接口电路设计与应用_第2页
基于cpci系统的高速数字通信接口电路设计与应用_第3页
基于cpci系统的高速数字通信接口电路设计与应用_第4页
基于cpci系统的高速数字通信接口电路设计与应用_第5页
资源描述:

《基于cpci系统的高速数字通信接口电路设计与应用》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基于CPCI系统的高速数字通信接口电路设计与应用  中图分类号:TN914.3?34;TM417文献标识码:A:1004?373X(2016)07?0075?04  Abstract:Inrecentyears,entofavionicssystem,therequirementsoffrequentinformationexchangeandsharingamongsystemtoreal?timeandreliabledatatransmissionareincreasinglyincreased.Forthisis

2、sue,amethodbasedonCPCIsystemtoimplementtheendsysteminterfacefunctionofAFDXprotocolisproposed,andAFDXissionofAFDXprotocoldata.TheoverallplanofusingFPGAtoimplementthefunctionisgiven,inoduledevelopedbyFPGAhardbeddedsoftethodbasedonMicroBlazeisintroduced.TheClanguage

3、isusedtorealizethecapsulationanddecapsulationaboveIPlayeroftheAFDXprotocolinEDK.Thecorrectnessofthedesignulationandtest.  Key;FPGA;embeddedsoftax值,对其数据流进行规整。具体方式为:当该VL的BAG时间达到,且Jitter在最大抖动的范围内、帧长小于Lmax,则置FTT标识有效,此时多路复用器模块会申请对该VL进行调度;反之,不能对该VL进行调度。将固定带宽分配给每个VL,等价于

4、把接收端与发送端之间的数据传输限制在一个BAG内,即在一个BAG内只有一次数据传输,如果数据包过大,将其分为多个帧进行发送,也将会在各自的BAG内进行发送。所以,为了保证任意时间段使用的带宽都是可以被确定的,必须把一个时间段合理地分配给不同的终端系统使用,规整器的输入输出示意图如图3所示。  从图3可看出,两个数据帧之间的长度大于BAG,那么正常接收;当两个数据帧之间的长度小于一个BAG,就将后一个数据帧移动到第二个BAG的起始位置。  在AFDX网络中,通过不同的AFDX网络交换机将两个互为冗余的帧传递到同一个目的端系

5、统。只要交换机输出端口的输入流量大于输出流量,就必定会产生交换延迟。因为不同的交换机的交换延迟不是确定值,所以两个互为冗余的帧到达目的端的时间间隔也是不确定的。设计时,将Ske对其进行仿真。具体做法是在ISE工程中添加一个以MicroBlaze处理器为基础的IP核,并编写测试文件,为处理器的输入信号提供激励,输出信号提供端口。  3测试与验证  两个MAC核的仿真意义是相同的,所以针对第一个MAC核的仿真波形进行说明。mii_tx_en_0为帧使能信号,当MAC核正常工作时,有数据发送的时候该信号为1;当发送为0的时候,

6、该信号使能为0,mii_txd_0为发送的数据。当有接收信号进入MAC核时,mii_rx_dv_0为高电平,对应的数据为接收的数据;当接收的数据发生错误时,mii_rx_er_0会出现高电平,如果接收到的数据没有发生错误,那么该信号为低电平。  在接收端,判断接收数据的CRC计算结果是否为0,如果为1,则表明接收过程中有CRC校验错误。CRC校验模块的仿真结果如图11所示。由图11可以看出,对接收到的数据以及发送过来的这些数据的CRC校验值(d19167bc)一起计算,计算出来的校验值为0,证明接收的数据没有问题。  规

7、整模块的仿真数据如图12所示。此处接收到的数据位1,2,3,4,…是不等间隔的,通过规整之后输出的数据1,2,3,4是等间隔的,这个模块的初始输出数据是错误的,所以会重复输出第一帧的数据,后面将输出正确的数据。  主机要发送数据时,首先给MAC的发送缓存中发送数据。发送缓存接收到的数据与设定值相符时,开始进行长度检测,检测完成后,数据发送模块开始进行帧间隔计时。根据帧计数器的值开始发送帧的前导码、帧起始定界符,将4位数据发送给MII接口,最后把数据从物理层发送到网络介质上。发送模块的仿真结果如图13所示。  此处仿真波形

8、的信号i_start_or_not为高电平时,AFDX发送模块开始工作,i_data为需要发送的数据,i_data_number为需要发送数据的个数,i_aim_address为发送信号的目标地址,i_orig_address为发送的源地址,i_head_ip为发送信号的IP头,i_head_udp为发送信号。当发送

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。