基于cpci系统的高速数字通信接口电路设计与应用

《基于cpci系统的高速数字通信接口电路设计与应用》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于CPCI系统的高速数字通信接口电路设计与应用　　摘要：随着航空电子系统的迅速发展，系统间频繁的信息交换和共享对数据传输实时性和可靠性的要求日益提高。针对这一要求，提出了一种基于CPCI系统下实现AFDX协议端系统接口功能的方法，为通用信号处理平台与AFDX网络的连接提供接口，实现AFDX协议数据的高速、可靠性传输。给出了采用FPGA实现该功能的整体方案，详细描述了基于FPGA硬件开发的各个模块的设计，介绍了基于MicroBlaze的嵌入式软件设计方法，在EDK中采用C语言实现AFDX协议IP层以上的封装和解封装。最后经过仿真验证和测试，验证了设计的正

2、确性。　　关键词：CPCI；航空全双工以太网；端系统；FPGA；嵌入式软件　　中图分类号：TN914.3?34；TM417文献标识码：A文章编号：1004?373X（2016）07?0075?04　　Abstract：Inrecentyears，withtherapiddevelopmentofavionicssystem，therequirementsoffrequentinformationexchangeandsharingamongsystemtoreal?timeandreliabledatatransmissionareincreasingl

3、yincreased.Forthisissue，amethodbasedonCPCIsystemtoimplementtheendsysteminterfacefunctionofAFDXprotocolisproposed，whichcanprovidetheinterfacetoconnectthegeneralsignalprocessingplatformandAFDXnetwork，andrealizethehigh?speedandreliabletransmissionofAFDXprotocoldata.Theoverallplanofu

4、singFPGAtoimplementthefunctionisgiven，inwhichthedesignofeachmoduledevelopedbyFPGAhardwareisdescribedindetail，andtheembeddedsoftwaredesignmethodbasedonMicroBlazeisintroduced.TheClanguageisusedtorealizethecapsulationanddecapsulationaboveIPlayeroftheAFDXprotocolinEDK.Thecorrectnesso

5、fthedesignwasverifiedbysimulationandtest.　　Keywords：CPCI；AFDX；endsystem；FPGA；embeddedsoftware　　0引言　　随着通信技术的高速发展，嵌入式系统对数据传输速率的要求更高。在航空等军用电子设备中，实现信号处理算法的数字信号处理机，起着至关重要的作用。CPCI总线技术有效解决了高速互联问题。　　20世纪90年代，PCI总线技术被广泛应用，但是它可靠性较低，无法满足对正常运行时间要求较高的高可用性系统。加之其主板连接器可靠性低，更换时易被损坏。CPCI的高带宽特点，决定了

6、其适用于高速数据通信场合。随着国外著名计算机系统公司基于CPCI产品和方案的推广及PICMG/PRC对CPCI技术的宣传，我国工业控制领域越来越多地把CPCI应用于高性能嵌入式系统之中。本文研究了在CPCI系统环境下高速数字通信AFDX协议端系统接口的电路设计与功能实现。采用Verilog编程实现基于FPGA的硬件设计部分，采用C编程实现基于MicroBlaze的嵌入式软件设计。　　1基于FPGA的硬件设计　　1.1MAC模块、FIFO模块和MII模块　　FIFO模块分为接收FIFO和发送FIFO，通过调用IP核来实现。本文所设计的MAC模块和FIFO模

7、块的基本结构如图1所示。MAC核通过MII接口和PHY芯片进行外部通信，通过发送FIFO和接收FIFO进行FPGA内部数据的通信。　　1.2CRC模块　　CRC模块通过检验数据的CRC值，判决接收的数据的正确性和有效性。在数据包被发送后，紧接着该数据包的4BCRC也会被发送。接收者通过数据包和CRC数据就可以得出新的CRC值。若新CRC值为0，表明接收和发送的数据不一致，crc_error将会置1。其管脚定义如表2所示。　　1.3规整模块和冗余管理模块　　规整模块根据每条VL的BAG，Lmax值，对其数据流进行规整。具体方式为：当该VL的BAG时间达到，

8、且Jitter在最大抖动的范围内、帧长小于Lmax，则置FTT标识有效，此时多路