一种基于cpld的dma控制器ip核设计

《一种基于cpld的dma控制器ip核设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一种基于CPLD的DMA控制器IP核设计

2、第1lunSC一51系列单片机占领了广阔的市场，成为国内单片机应用领域的主流。但是由于8013硬件结构和指令系统的限制，当需要高速率大批量数据传送时，数据吞吐速率往往不能满足设计要求。即使采用提升振荡器频率的办法，结果仍不尽如人意，所以寻找一种新的数据传输方法显得很有必要，这不仅使人想到通用计算机的DMA数据传输技术。2、DMA简介DMA数据传送是由DMA控制器完成的。进行数据传输时，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存和F

3、O设备之间进行。DMA控制器将向内存发出地址和控制信号，修改地址，对传送字的个数计数，并且以中断方式向CPU报告传送操作的结束。DMA方式的主要优点是速度快。由于CPU不参与数据传送操作，因此就省去了CPU取指令、取数、送数等操作。在数据传送过程中，没有保存现场、恢复现场之类的工作。内存地址修改、传送字个数的计数等等，也不是由软件实现，而是用硬件线路直接实现的。所以DMA方式能满足高速FO设备的要求，也有利于CPU效率的发挥。3、标准8031数据传输与DMA数据传输对比MCS一15单片机读写外部数据存储器

4、的时序如图1所示。在图(1)a的外部数据存储器读周期中，P2口输出外部RAM单元的高八位地址，P0口分时传送低八位地址及数据。当地址锁存信号ALE为高电平时，印口输出的地址信息有效，A比的下降沿将此地址打人外部地址锁存器，接着即口变为输人方式，读信号RD有效，选通外部RAM，相应存储单元的内容送到印口上，由CPU读人累加器。外部数据存储器的写周期波形如图(1)b所示，其操作过程与读周期类似。写操作时，在A比下降为低电平以后，单元。CPU把数据从存储器传输到FO口，需要以下步骤:·MovxA，DPrR;从存

5、储器读取一字节数据(24个振荡周期)·MOVXDPrR，A;将数据写人到FO口(24个振荡周期)DMA控制器把数据从存储器传输到FO设备称为读传送，在这个周期里，产生存储器地址，并输出存储器读(MEMR)和10口写(roA控制器发出DMA请求DREQ信号，DMA控制器接到请求后向CPU发出总线请求信号HRQ，CPU在现行的机器周期结束后，发出总线保持信号HLDA，于是DMA控制器就接管总线，向地址总线发出地址信号，给出存储器读和ro口写的命令，就可把存储器中的数据送到FO口上。然后修改地址指针，增或减数据

6、宽度计数器，检查传送是否结束，若未结束则循环至整个数据传送完。整个数据传送完后，DMA控制器撤销总线请求信号HRQ，同时输出传送结束信号EOP。CPU接收到EOP信号后，在下一个周期就可以重新控制总线。从以上对比分析可以看出，从存储器往FO口传送一字节数据，使用标准8031至少需要48个振荡周期，而用DMA控制器仅需2个振荡周期，效率大大高于前者，尤其是在做块传送时，效果更为显著。4、用CPLD实现DMA传输在显示屏扫描卡上的应用显示屏扫描卡的功能是将存储在RAM中的图像数据按照预定的显示方式进行处理，再

7、发送到比D显示屏上。其中绝大部分时间，CPU的工作是将处理好的数据以很高的速率发送到LED显示屏上，来保证良好的视觉效果。考虑到系统的简化、灵活、高集成度，这里选择用CPLD实现CPU停机方式DMA读传输功能来完成数据从存储器到LED显示屏的传送工作。整个数据传输工作分以下几个步骤:①CPu准备数据;②CPU配置DMA控制器。例如数据传送首地址，传送字节数;③CPU向DMA控制器提出DMA请求(DREQ)。由于数据准备工作是由CPU完成的，所以传送请求也由CPU提出;④DMA接到请求后，向CPU提出总线请

8、求(HRQ);⑤CPU释放总线，同时向DMA发出总线保持信号(HLDA);⑥DMA接管总线，进行数据传输。