《eda设计报告》word版

《eda设计报告》word版

ID:25512600

大小:1.41 MB

页数:16页

时间:2018-11-20

《eda设计报告》word版_第1页
《eda设计报告》word版_第2页
《eda设计报告》word版_第3页
《eda设计报告》word版_第4页
《eda设计报告》word版_第5页
资源描述:

《《eda设计报告》word版》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、HefeiUniversity课程名称在系统编程技术任课教师康南生设计题目数字钟班级08自动化(3)班姓名鲍旭学号0805070284日期2011.6.1816目录引言3课题的背景、目的3一、题目分析41、分析设计要求42、总体方框图43、数字钟的工作原理4二、选择方案61、方案选择及设计规划62、系统顶层图的设计6三、时、分、秒计数器电路71、原理72、时、分、秒电路部分代码8四、编写应用程序并仿真111、秒计数器112、分钟计数器123、小时计数器124、整点报时报警模块12五、硬件测试及说明13

2、1、数字时钟系统采用模式7进行硬件测试132、引脚锁定情况133、硬件测试过程与结果分析15六、实验总结16七、参考文献目录1616引言随着社会的发展,科学技术也在不断的进步。特别是计算机产业,可以说是日新月异,数字钟作为计算机的一个组成也随之逐渐进入人们的生活,从先前的采用半导体技术实现的数字钟到现在广泛应用的采用高集成度芯片实现的数字钟。数字钟正在向着功能强,体积小,重量轻等方向不断发展,本设计主要介绍的是一个基于超高速硬件描述语言VHDL对数字钟中显示电路进行编程实现。近年来,集成电路和计算机应

3、用得到了高速发展,现代电子设计技术已迈入一个崭新的阶段,具体表现在:(1)电子器件及其技术的发展将更多地趋向于为EDA服务;(2)硬件电路与软件设计过程已高度渗透;(3)电子设计技术将归结为更加标准、规范的EDA工具和硬件描述语言VHDL的运用;(4)数字系统的芯片化实现手段已成主流。因此利用计算机和大规模复杂可编程逻辑器件进行现代电子系统设计已成为电子工程类技术人员必不可少的基本技能之一。课题的背景、目的本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上,了解EDA技术,加深对计算机体系结构

4、的理解。通过学习的VHDL语言结合电子电路的设计知识理论联系实际,掌握所学的课程知识,学习VHDL基本单元电路的综合设计应用。通过对实用数字钟的设计,巩固和综合运用计算机原理的基本理论和方法,理论联系实际,提高IC设计能力,提高分析、解决计算机技术实际问题的独立工作能力。通过课程设计深入理解计算机的组成原理,达到课程设计的目标。16一、题目分析1、分析设计要求(数字时钟的功能)1)具有时、分、秒计数显示功能,以24小时循环计时。2)具有调节小时、分钟及清零的功能。3)具有整点报时功能。4)时钟计数显示

5、时有LED灯的花样显示。2、总体方框图数字时钟小时计数显示功能模块分钟计数显示功能模块秒钟计数显示功能模块整点报时功能模块3、数字钟的工作原理数字钟是一个将“时”,“分”,“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时,显示满刻度为23时59分59秒,另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此,一个基本的数字钟电路主要由译码显示器、“时”,“分”,“秒”,“星期”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒、星期”16计数器、译码器

6、及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用24进制计时器,可实现对一天24小时的累计。每累计24小时,发出一个“星期脉冲”信号,该信号将被送到“星期计数器”,“星

7、期计数器”采用7进制计时器,可实现对一周7天的累计。工作原理图如图所示。数字钟的工作原理图16二、选择方案1、方案选择及设计规划根据总体方框图及各部分分配的功能可知,本系统可以由四个子模块(即秒计数器、分钟计数器、小时计数器、整点报时)和一个顶层文件构成。采用自顶向下的设计方法,子模块利用VHDL语言设计,顶层文件用原理图的设计方法。2、系统顶层图的设计系统顶层设计图如上所示,由图知:1)对外端口引脚名称:输入:clk,reset,setmin,sethour;输出:speaker,hour[5..0

8、],minute[6..0],second[6..0],lamp[3..0]。162)底层文件名称:秒计时器(second)是由一个60进制的计数器构成的,具有清0、置数和计数功能。其中reset为清0信号,当reset为0时,秒计时器清0;clk为系统时钟信号;setmin是分钟的设置信号;enmin为秒计时器的进位信号,作为下一级的输入信号;daout是秒计数值。分计时器(minute)是由一个60进制的计数器构成的,具有清0、置数和计数功能。其中r

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。