eda作品设计报告word

《eda作品设计报告word》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、EDA技术设计报告题目：（作品名称）学专年学姓院业级弓名光电与信息工程学院电子信息工程2013级2015年9月一、作品介绍(描写：作品功能、应用场合、使用说明等)作品功能：可在开发板上以显示分钟一一秒的形式显示，每隔Is钟，秒钟加一，当秒钟数达到60式，分钟数自动加一，秒钟数变为00,故秒钟数最大只会显示59，当分钟数达到60时，分钟自动变为00，故分钟时最大值也只会显示到59，整个计时的最大值为lh，按下S1按钮可实现复位重新计时。应用场合：可应用于较短计时(

2、(1)计时器能显示Is的时间，故提供给计时器内部定时的时钟脉冲频率应大于10Hz。(2)计时器计时长度为3600秒，在一般计时应用中足够了，设计一个4位LED数码显示“秒表”，显示时间为3600—00秒，每秒自动加一，精度为1。(3)设置复位和中断键，中断键可以停止计时，显示计时长度，复位开关用来使计时器清0，并作好清0准备。复位开关可以在任何情况下使用，在计时过程中，只要按一下复位幵关，计时进程就终止，并对计时器清零。二、硬件设计(描写:硬件总框图，工作原理，工作过程等)硬件总框图：USBFT245MAX3128EPCS16USBUSBISP1362个

3、OEP2C35个4/1/vSDRAMSRAMFLASHFLASHSW1swo时钟一＞基准时钟V复位—计数器动态显示译码j＞显示工作原理：1)本设计可分为六个主要模块：(1)键输入消抖模块(2)时钟分频电路模块(3)控制电路模块(4)计时电路模块(5)存储器模块(6)动态扫描译码显示模块各个输入/输出端口的作用如下：(1)CLK为外部时钟信号，CLR为复位信号。(2)SWO为终端按键，按下此按键可停止计数(2)SW1为复位键，用于复位以及从观看记录模式切换回计时模式用。(3)led0，ledlJed2，led3，led4，led5Jed6，led7数码管

4、输入信号2)消抖模块秒表面板上有2个按键：SW1(复位)键，SWO(启停)键。因为设计采用的是机械式的按键，由于存在机械触动的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会马上断开。因而在闭合及断开按键的瞬间均伴随有一连串的抖动。抖动时间的长短由按键的机械特性决定，一般为5-10mso按键的闭合稳定时间的长短由操作人员的按键动作决定，一般为零点几秒至数秒。按键抖动会引起被误读多次。为确保FPGA对键的闭合仅作一次处理，必须去除按键抖动。通常在按键较少时可用硬件方法消除抖动，一般采用RS触发器作为常用的消抖电路，如果按键较多时，常用软件消

5、除抖动。在EDA的设计应用中，软件消抖的方法即可使用RS触发器进行消抖，也可通过检测按键按下的时间进行消抖。本模块描述的防抖动电路属于计数器型防抖动电路。其工作原理是，输入一个50MHZ的时钟信号，设置一个模值为4的控制计数器，在人工按键I＜EY=‘0’时，执行加1计数，如连续4次检测到低电平则JSQ=3,即当JSQ=3时输出低电平，4次以上检测到低电平，JSQ依然等于3,也一直输出低电平，这就确保了当按键信号持续低电平6MS以上按键信号才有效，抖动期间的低电平持续时间不足以输出低电平。如没有连续4次以上检测到低电平，则JSQ清零。如检测到高电平，JSQ

6、也清零，这就导致了在抖动期间不可能输出低电平，唯有在稳定期间才可能输出低电平，因此防抖动得以实现。因为消抖电路后接的是同步设计的控制模块，故需要将输出信号的长度变为两个周期的控制模块同步时钟的长度，因此在输出电路后，再接入一个20MHZ的CLK2信号，当输出从1变为0时，在时钟跳变沿，输出低电平0,在下一个时钟跳变沿则变为1，在当输出为1时，则一直输出1，也就是不论输出为多长的低电平，经过此部分同步变化后，只会输出两个周期CIX2的低电平输出，以供控制模块使用。1)时钟分频电路模块在基于EDA技术的数字电路系统设计中，分频电路应用十分广泛。常常使用分频电

7、路来得到数字系统中各种不同频率的控制信号。所谓分频电路，就是将一个给定的频率较高的数字输入信号经过适当处理后，产生一个或数个频率较低的数字输出信号。分频电路本质上是加法计数器的变种，其计数值由N=FIN(输入频率)/FOUT(输出频率)决定，其输出不是一般计数器的计数结果，而是根据分频常数对输出信号的高，低电平控制。本设计需要一个计时范围为0——3600秒的秒表，首先需要获得一个比较精确的计时基准信号，这里时周期为1/lOOs的计时脉冲，采用一个时钟信号源50MHZ经50万倍分频后获得一个精确的100HZ的脉冲来作为计数器的时钟信号CLKlOOhz,数码

8、管的扫描频率采用经2000倍分频后的10000HZ的脉冲CLK_OUT2,按键消