6进制计数器课程设计

《6进制计数器课程设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、电子技术课程设计总结报告题目：6进制计数器学生姓名：系别：专业年级：电气工程及其自动化本科X班指导教师：201X年X月X日9目录一、设计任务与要求3二、方案设计与论证3三、电路设计与参数计算3四、主要芯片介绍6五、操作过程与操作结果9六、安装与调试9七、性能测试与分析9八、结论与心得9九、参考文献119一、设计任务与要求设计任务：1、用JK触发器、与非门以及必要的门电路设计六进制计数器；2、熟悉触发器电路的工作原理；设计要求：1．巩固加深对触发器、与非门和数码管的基本知识，提高综合运用电子技术知识的能力；2．计数器具有技术功能且计数器的

2、初始状态为Q2Q1Q0=0003．培养参考查阅文献，独立设计、思考、钻研电子技术相关问题的能力；4．通过实际制作安装电子线路，学会单元电路以及整机电路的调试与分析方法；5．掌握相关电子线路工程技术规范以及常规元器件的性能技术指标；6．掌握绘制电路图的能力；7．培养严肃认真的工作作风与科学态度，建立严谨的工程技术观念；8．培养工程实践能力、创新能力和综合设计能力。二、方案设计与论证试验要求用JK触发器设计一个6进制加法计数器，我们采用了双JK的74LS112触发器，运用JK触发器的特性方程，同时用同步时序电路来对电路进行控制。试验中的与门

3、用74LS00来完成与门的功能，用两个与非门相接作为非门用。计数器要求每输入一次CP脉冲就进行一次加一运算，通过74LS112触发器和74LS00与非门组成的逻辑电路将输入的CP脉冲信号转化为七段数码管的显示，使数码管完成从0—5的循环显示。方案的可行性论证：按照实验原理图连接电路，接入电源及适合频率的CP脉冲，先将显像管清零，再相应的将接线接上高或低电平，若最终数码管以相同的周期分别从0到5输出，则该方案可行有效。三、电路设计与参数计算1、单元电路设计和参数计算状态编码S0S1S2S3S4S5/0/0/0/0/0/1Q2Q1Q0/CO

4、图1按照习惯，我们取二进制的（000～101）为S0～S5的编码，于是得到下表的状态编码表（表1）9状态转换表状态序号状态编码进位输出COQ2Q1Q0S00000S10010S20100S30110S41000S51011表1写方程驱动方程：JK触发器的状态方程：9该电路的时序图为114121513161ttttCPpQ0Q1Q2tCO2、总原理图93、元件清单元件名称主要参数数量74LS112双JK触发器274LS00与非门274LS48七段数码管译码器驱动器1七段数码管1四、主要芯片介绍JK触发器当信号为双端输入时，JK触发器是功能

5、完善、使用灵活和通用性较强的一种触发器。JK触发器常被用作缓冲存储器，移位寄存器和计数器。本实验74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如下图所示。JK触发器的状态方程为：　Qn+1＝Jn＋Qn，下降沿触发JK触发器的功能如表。74LS112双JK触发器引脚排列及逻辑符号9JK触发器功能表输   入输 出DDCPJKQn+1n+101×××1010×××0100×××φφ11↓00Qnn11↓101011↓010111↓11nQn11↑××Qnn注：×--任意态↓--高到低电平跳变↑--低到高电平跳变Q

6、n（n）--现态Qn+1（n+1）--次态φ--不定态74LS与非门74LS00从属于TTL门系列。它是一个内部含有四个双输入的与非门芯片。其14脚接+5V电压；7脚接地；其功能表达式可记为：当AB都为高电平"1"时,输出为高电平"0"；当AB都为低电平"0"时,输出为高电平"1"；当AB异同时：即一个为低电平"0",一个为高电平"1"时，输出为高电平"1"。其内部结构如图所示：974LS487段显示译码器74LS48是输出高电平有效的译码器74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448

7、还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。由7448真值表可获知7448所具有的逻辑功能：（1）7段译码功能（LT=1，RBI=1）在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA=0000外，RBI也可以接低电平，见表1中1～16行。（2）消隐功能（BI=0）此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT和RBI

8、输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。（3）灯测试功能（LT=0）9此时BI/RBO端作为输出端，端输入低电平信号时，表1最后一行，