eda课程设计 百进制计数器

《eda课程设计 百进制计数器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、郑州航空工业管理学院《EDA技术及应用》课程设计报告2012届通信工程专业1213071班级题目：百进制计数器姓名学号同组人2014年6月25日任务书百进制计数器设计要求（１）技术范围为0~199（２）可以在数码管上显示出计数值，且数值为十进制数（３）计数方向：双向（即可递增递减计数）在EDA实验箱上完成。1．晶振为48MHz2．FPGA器件为ALTERA的EP1C6Q240C83．采用数码管显示一、设计方案规划：1.整体规划（确定输入与输出）时钟输入clk,递增递减控制dir,输入按键key,

2、数码管选择输出引脚dig,数码管段输出引脚seg,具体如下：inputclk;//输入时钟inputdir;//递增递减控制键input[1:0]key;//输入按键output[2:0]dig;//数码管选择输出引脚output[7:0]seg;//数码管段输出引脚2.功能划分与模块划分a.秒信号产生部分分频模块:计算机本身频率较大，显示时间短，为显示人眼可见，将高频率改为低频率，即增减周期。b.按键消抖处理部分按键消抖模块：作为机械开关键盘，在按键操作时，机械触点的弹性以及电压突跳等原因，在

3、触点闭合或开启的瞬间出现电压抖动，所以处理后消除误触发。c.计数处理部分递增递减计数模块：计数要求在0-199之间可增可减。d.数码管动态扫描显示部分选择扫描显示数据和选择数码管显示位e.显示译码部分显示相对应的数据1.各功能或各模块的功能细分，a.分频模块定义clk上升沿触发器q定义计数器寄存器，计数部分b.按键消抖模块key输入按键key_done按键消抖输出c.递增递减计数模块清零部分控制键dir,递增部分，递减部分,sum计数缓存器d.数码管动态扫描显示部分显示不同各位的数据，选择对应的

4、不同数码管，dig数码管选择e.显示译码部分共阳数码管，低电平有效，seg数码管译码结果一、各模块的实现方法，技术、要点分频模块:always@(posedgeclk)//定义clk上升沿触发器。分频//秒信号产生部分beginq=q+1'b1;if(q==26'd24000000)beginq=0;//计数器清零sec=~sec;//致位秒标志endend按键消抖：always@(posedgeq[16])begindout1<={dir,key};dout2<=dout1;dout3<=do

5、ut2;endalways@(negedgekey_done[0])beginkeyen=~keyen;endregr_dir;always@(negedgekey_done[2])beginr_dir=~r_dir;end计数块递增计数:always@(posedgesecornegedgekey_done[1])//200进制计数beginif(!key_done[1])//是清零键吗?sum<=12'h000;elsebeginif(r_dir)beginif(!keyen)beginif

6、(sum>12'h198)sum<=12'h000;elsesum[3:0]<=sum[3:0]+4'h1;//个位加1if(sum[3:0]==4'h9)beginsum[3:0]<=0;sum[7:4]<=sum[7:4]+4'h1;//十位加1if(sum[7:4]==4'h9)beginsum[7:4]<=0;sum[11:8]<=sum[11:8]+4'h1;//百位加1endif(sum==12'h199)sum[11:0]<=12'h000;endendend递减计数：elseif

7、(!keyen)beginif(sum==12'h000)sum<=12'h199;elsesum[3:0]<=sum[3:0]-4'h1;//个位减1if(sum[3:0]==4'h0)beginsum[3:0]<=4'h9;sum[7:4]<=sum[7:4]-4'h1;//十位减1if(sum[7:4]==4'h0)beginsum[7:4]<=4'h9;sum[11:8]<=sum[11:8]-4'h1;//百位减1endif(sum==12'h000)sum[11:0]<=12'h19

8、9;endend数码管动态扫描显示部分:always@(posedgeclk)//count[17:15]大约1ms改变一次begincase(q[16:15])//选择扫描显示数据2'd0:disp_temp=sum[3:0];//显示个位2'd1:disp_temp=sum[7:4];//显示十位2'd2:disp_temp=sum[11:8];//显示百位2'd3:disp_temp=4'hf;//为15，全灭endcasecase(q[16:15])//选择数码管显示位2'd0:dig_