欢迎来到天天文库
浏览记录
ID:25126127
大小:50.00 KB
页数:4页
时间:2018-11-18
《虚拟仪器中的epp接口设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、虚拟仪器中的EPP接口设计
2、第1...摘 要:增强型并行口EPP与标准并行口SPP兼容,但可通过数据线双向传送数据,并且达到接近于PC机ISA总线的数据传输率。本文详细讨论了EPP接口特性,并使用CPLD设计虚拟仪器的EPP接口电路,给出了用LabE总线在仪器领域的扩展),该总线数据传输速度可达40Mb/s,其电气标准规范,系统重组和电磁兼容性均较好,可靠性高,并具有同步触发功能;但系统结构复杂、成本高,一般适合于组建大型精密的自动测试系统,如航空测试系统,军用测试系统。 (2)计算机内部插卡式接口 主要有微机内部的ISA接口和PCI接口,数据传输速度分别可达16Mb/s和133Mb/s;价
3、格适中,适用于中小型测试系统。但由于插卡式结构的虚拟仪器直接插在微机内部的主板上,极易受到PC机的电源纹波和机箱内电磁辐射的干扰,从而限制了他的应用范围。 (3)计算机外部通用总线接口 主要有增强并行接口EPP(EnhancedParallelPort,IEEE1284)、扩展能力接口ECP(EnhancedCapability,PortIEEE1284)、通用串行总线USB(UniversalSerialBus)和火线Fireouseg(this)">2.2 EPP端口寄存器 EPP端口与标准并口SPP兼容,并增强定义了新的端口地址,如表2所示(Base为并口基如LPT1为378H)。5
4、00)this.style.ouseg(this)"> 当对基地址端口进行I/O操作时,就如同使用标准并口一样,必须由软件程序检测当前状态以产生必要的控制信号。要同EPP外设通信,则从EPP地址端口Base+3读写地址,从EPP数据端口Base+4读写数据。由于计算机并口只有8b数据线,16b或32b数据必须分成若干字节分别传送。如果设备端口有16b或32b数据线,可以利用Base+5,Base+6和Base+7三个端口直接完成16b或32b数据传输。2.3 EPP时序 与标准并口通过软件检测外设状态并产生握手信号不同,EPP只需对相应端口进行一次I/O操作,读/写周期即开始,计算机自身产
5、生一系列异步、互锁信号,自动完成握手操作,避免了程序的复杂性,使得EPP数据传输率接近标准PC内部ISA总线的传输率,典型的EPP传输速率为500kb/s~2Mb/s。 EPP协议定义的并行口提供了4种传送周期:数据写周期、数据读周期、地址写周期和地址读周期。数据周期一般用于计算机向外设发送命令和控制信号,以及向外设传送数据。地址周期一般用于传送地址、通道等信息。实际上,数据周期和地址周期并没有那么严格的界限,可以把地址周期看作另一种数据周期。图1~图4是4种周期的时序图。500)this.style.ouseg(this)">500)this.style.ouseg(this)">500)
6、this.style.ouseg(this)"> EPP时序规定nDataStrobe(nAddrStrobe)信号在PC检测到n7128SLC84完成电路板到EPP并口的接口电路。CPLD的设计输入采用Altera公司的硬件描述语言HDL(Hardouseg(this)">500)this.style.ouseg(this)">500)this.style.ouseg(this)">500)this.style.ouseg(this)">500)this.style.ouseg(this)">4 对EPP接口的I/O操作编程 使用Labb/s),电磁兼容特性良好。由于插拔不用开机箱,使用
7、方便,具有热插拔能力,尤其是适用于笔记本电脑。技术的复杂性和成本都不会太高,是构建通用自动测试系统的一种良好选择。EPP的接口电路采用CPLD,设计快速,硬件实现容易,简化了软件开发。
此文档下载收益归作者所有