epp模式500ksps数据采集接口

《epp模式500ksps数据采集接口》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、EPP模式500ksps数据采集接口

2、第1为充分实现EPP模式的高速特性，外设应当及时响应EPP的握手信号，当数据采集系统工作于非实时多任务的E,STOPTIME,DELAY:INT64;NUMBER:LONGANCECOUNTER(STARTTIME);FORNUMBER:=0TO999999DOBEGINASMMOVDX,$37CINAL,DXMOVRESULT,ALEND;END;QUERYPERFORMANCECOUNTER(STOPTIME);DELAY:=STOPTTIME-STARTTIME;END;此为循环1000000次读取EPP数据

3、口程序，循环仅为方便用计时及示波器观察而设，并在执行前后分别读取系统计数值，DELAY值除以1.2后为执行花费的时间（单位为微秒），执行前先通过对地址379H的D0位写入高，使该位为低（注意：对该位写入低通常不能达到使该位变为低的目的，只有采取写入高才能使该位变为低），以清除EPP超时位，当A、B点均为低时，可实现最快的EPP握手，若A为高、B为低时，由于EPP周期开始时满足Bytes/s，此实验结果是基于外设可以连续不断的输送数据理想前提，实际上要实现有效的数据传输，可得到的速率要低于该值。2方式，实现，由CPLD器件完成读写控制的FIFO特性及EP

4、P模式的应答握手信号。接口结构及CPLD内部功能模块见图3所示，数据在CPLD控制下，以2μs的固定速率存入SRAM环状连续增量地址，因为EPP模式读取速率与数据采样的固定速率是异步的，控制逻辑为保证2μs的固定采样速率，当采样时间点到达时，不论当前是否处于EPP应答处理期间，优先执行数据采样，因为处理是在系统时钟脉冲驱动下的硬件行为，仅存在固定的传输延时，故两次采样间隔是严格保证的。EPP模式的读取平均速率必须高于数据采样速率，一旦FIFO数据读空必须让微机正确处理，由前述实验可知，每次字节方式I/O执行时间约为1.5μs，如果通过在EPP的状态口（

5、379H）的保留位输入代表FIFO读空的信号，则每完整读取均要执行两次I/O指令：EPP数据读及EPP状态读，至少需3μs完成读取一个字节，这也是通常方式能达到的最快有效读取速率。当采用双字读读及EPP状态读的方式时，需4.8μs完成4个数据字节读取，但此方式需要处理的一个问题：由于双字方式EPP数据读由硬件自动产生4个EPP数据读周期，当其执行完毕，执行EPP状态读发现FIFO已空，微机软件无法判别在从第几个EPP数据读周期开始FIFO为空，从而影响对数据队列的正确排序，故CPLD逻辑应当在FIFO队列还有至少4个未读数据时必须发出读空信号，微机程序

6、应当在每次EPP开始前执行读取状态口的指令，以决定是否可以开始EPP数据读周期，从上分析可以看出为实现有效的EPP数据读取，平均每字节至少需要1.2μs，即可以获得最快约800kBytes/s的数据传输速率。因500ksps的数据采集设计速率仅略低于800kBytes/s的数据传输速率，考虑与CPLD器件构成FIFO，具有成本较低的优点，通过使用VHDL的行为描述，经CPLD器件开发软件的编译、综合、仿真、适配、下载，实现所需要的控制逻辑。根据设计，当数据锁存输出的下一个时钟脉冲（即83ns后）,Hz。系统每24个时钟脉冲产生一次数据采集，仿真采样速率

7、521ksps。数据由DIN[7：0]输入，通过CPLD内部数据输入触发时钟（该时钟同相缓冲后形成RAMOE脉冲，持续宽度为两个系统时钟）的上升沿锁存，并控制地址选择器将写地址输出到ABUS上，在RAMOE为高期间，DBUS开放三态数据触发器输出使能，使被锁存的8位数据经DBUS输出，数据输入触发时钟过后一个系统时钟，RAM将DBUS上的数据写入，再下一个系统时钟的上升沿，RAMOE变低使SRAM输出有效，三态数据触发器恢复为高阻状态，ABUS变为待读数据地址，完成一次数据采集、存储过程。微机软件执行EPP数据读前先读取状态口（379H）以判别READ

8、_EN是否有效，当READ_EN为高时，可以执行EPP数据读周期，CPLD在同步DATASTB_IN的下降沿后，产生一个宽度的OUTCLK输出锁存脉冲，其上升沿将相应待读地址的SRAM数据锁存于外部74ALS574，下降沿使AX114芯片且配置为流水线模式（PipelinedMode）时，MAX114的AX114与SRAM及CPLD等器件可构成EPP模式下500ksps的连续数据采集接口。微机的数据接收是个环状循环体后台程序，频繁对端口的访问占据大量CPU时间片，为保证对用户操作的响应，应采取多线程方式的程序结构。微机软件部分采用Delphi程序设计语

9、言，端口访问使用内嵌汇编语言，程序中开辟一块20-100M字节或更大的环型数据区，可根据实际需