多功能数字钟课程设计报告

多功能数字钟课程设计报告

ID:25088925

大小:3.02 MB

页数:18页

时间:2018-11-18

多功能数字钟课程设计报告_第1页
多功能数字钟课程设计报告_第2页
多功能数字钟课程设计报告_第3页
多功能数字钟课程设计报告_第4页
多功能数字钟课程设计报告_第5页
资源描述:

《多功能数字钟课程设计报告》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、石家庄经济学院信息工程学院电子信息工程与通信工程专业电子技术课程设计报告题目:多功能数字钟姓名赵竞竞学号408109060119班级4081090601指导教师王清2010年6月30日要求:1.指导教师按照课程设计大纲要求完成学生课程设计指导工作。2.课程设计任务书由指导教师照大纲要求填写,内容要全面。3.课程设计报告由参加本学生填写。课程设计结束时交指导教师。(打印稿一份,电子稿一份)4.指导教师要根据每一位学生课程设计任务完成情况,认真审核设计报告,并在课程设计结束时,给出客观、准确的评语和成绩。5.课程设计任务书和报告要语言流畅,图表正确规范。6.本表要用钢笔、圆柱笔填写或打印,

2、字迹工整。(请把此页打印在封面的背面,打印时请删除此句话)课程设计任务书班级4081090601姓名赵竞竞学号408109060119课程设计题目多功能数字钟课程设计起止日期2010.6.12至2010.7.1实习地点教学实验楼5—105课程设计内容与要求一、设计内容本项目利用中小规模集成芯片设计并制作多功能数字钟。以同步十进制计数器为核心,结合多谐振荡器、译码器、门电路及数码管共同组成可以实现准确计时、校时、报时和闹时的多功能数字钟。二、多功能数字钟设计要求1、准确计时,以数字形式显示时(00~23)、分(00~59)、秒(00~59)的时间。2、具有校时功能。3、仿电台整点报时。4

3、、时控制,在24h内以5min为单位,根据需要在若干个预定时刻(可按照作息时间表安排)发出信号并驱动音响电路进行“闹时”。本方案预定8点闹时,每五分钟一次,每次一分钟。三、课程设计的总体要求1.设计电路实现题目要求;2.电路在功能相当的情况下设计越简单越好;3.注意布线,要直角连接,选最短路径;4.注意用电安全,所加电压不能太高,以免烧坏芯片。指导教师王清年月日一、设计原理与技术方法:包括:电路工作原理分析与原理图、元器件选择与参数计算、电路调试方法与结果说明;软件设计说明书与流程图、软件源程序代码、软件调试方法与运行结果说明。1、总体设计方案整体电路可以分为脉冲发生电路、分频电路、计

4、时电路、译码器驱动电路、数码管显示电路、校时电路、报时电路及闹时电路。整体方案原理框图如下:图1-1整体原理框图2、脉冲发生电路本方案中脉冲发生电路采用由555定时器外接电阻电容构成的多谐振荡器来产生脉冲波。由此脉冲波充当时钟信号,信号周期的计算公式为T=(R1+2*R2)*C*LN2,所以产生秒脉冲的振荡电路的外接电阻电容参数可设为R1=R2=48KΩ,C1=0.01uf,C=10uf。振荡电路图如下:数码管数码管数码管数码管数码管数码管译码器译码器译码器译码器译码器译码器时十位计数时个位计数分个位计数分十位计数秒十位计数秒个位计数校时控制电路校分控制电路校秒控制电路2HZ多谐振荡电

5、路1HZ多谐振荡电路报时电路闹时电路扩展部分课程设计报告注:此表可加附页555图2-1秒脉冲发生电路3、分频电路本方案中的分频电路用于将1KHZ的脉冲信号分频为500HZ的脉冲信号,然后用在整点报时电路中,达到仿电台报时的效果。分频电路采用74LS74双D触发器中的其中一个触发器,将置位输入端和复位输入端接高,将数据输出的反相端接数据输入端D,则在时钟信号的上升沿到达时,数据输出端Q将翻转,从而实现1/2分频,输出脉冲信号的频率为时钟信号频率的一半。1KHZ的脉冲信号同样由555定时器外接电阻电容接成多谐振荡器来产生。参数设定为R1=R2=4.8KΩ,C1=0.01uf,C=0.1uf

6、,此时T=0.001S电路图如下:500HZ图3-1分频电路4、计时电路计时电路分为六十进制的计数电路和二十四进制计数电路,分秒计时电路均为六十进制计数电路,时计时电路为二十四进制计数电路。分秒计时电路均由两片74ls160芯片接成六十进制计数器构成。(1)分秒计时电路分秒计时电路由两片同步十进制计数器构成,秒个位、分个位直接利用十进制计数器,不做改变,但是预置数端LD,异步置零复位端RD,工作状态控制端EP、ET均接高电平,即始终处于计数状态。两片计数器的数据输入端D0~D3均接低电平。秒十位、分十位由十进制计数器接成六进制计数器得到,用置数法得到六进制计数器,将74ls160的输出

7、端Q0、Q2接二输入与非门,与非门输出端接预置数端LD,则当输出数据为0101时,预置数端为低,即当下一个时钟脉冲上升沿到达时,芯片开始置数,此时,由于置数端均为零,则数据输出端均变为零,即得到0~5六进制计数器,为了将两片计数器接成六十进制计数器,我们采用串行进位方式,将低位计数器的进位输出端CO接非门,再接高位计数器时钟信号输入端CLK,从而构成六十进制计数器。电路图如下:时钟信号图4-1-1六十进制计数器(2)时计时电路时计时电路为二十四

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。