实验一--一位全加器的原理图设计

《实验一--一位全加器的原理图设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、桂林电子科技大学实验报告2015-2016学年第二学期开课单位海洋信息工程学院适用年级、专业13级电子信息工程课程名称EDA技术与应用主讲教师覃琴实验名称一位全加器学号1316030515姓名魏春梅实验一一位全加器的原理图设计一、实验目的①掌握QuartusII原理图输入法的编辑、编译（综合）、仿真和编程下载的操作过程。②用原理图输入法设计全加器电路，并通过电路仿真和硬件验证，进一步了解全加器的功能。③熟悉EDA实训仪的使用方法。二、实验原理考虑来自低位来的进位的加法运算称为”全加”，能实现全加

2、运算的电路称为全加器。1位全加器的真值表如表1.1所列，表中的A、B是两个一位二进制加数的输入端。CI是来自低位来的进位输入端。SO是和数输出端，CO是向高位的进位输出端。根据真值表写出电路输出与输入之间的逻辑关系表达式为：ABCISOCO0000000110010100110110010101011100111111三、实验设备①EDA实训仪1台。②计算机1台（装有QuartusII软件）。四、实验内容在QuartusII软件中，采用原理图输入法设计1位的全加器电路，编辑、编译（综合）、仿真，

3、引脚锁定，并下载到EDA实训仪中进行验证。注：用EDA实训仪上的拨动开关S1、S2、SO分别作为加数A、加数B、低位进位输入端CI，用发光二极管L1、L0分别作为和输出端SO、仅为输出端CO。五、实验预习要求①查阅资料，复习有关全加器的内容，并认真阅读实验指导书，分析、掌握实验原理。②预习理论课本有关QuartusII软件的使用方法，并简要地写出QuartusII软件的操作步骤。③复习数字逻辑电路有关全加器的内容，设计1位全加器的逻辑电路图。1、实验电路图路径：E/1316030515/adde

4、r2、实验波形仿真图路径：E/1316030515/adder3、实验结果图六、实验总结①用QuartusII软件的原理图输入法进行数字电路设计的方法及步骤。1、建立工程项目（文件夹、工程名、芯片选择）；2、编辑设计文件（元件、连线、输入输出、检查电路正确性）;3、时序仿真（波形验证设计结果）；4、引脚锁定（参考文件锁定输入输出引脚）；5、编译下载；6、硬件调试。②总结：通过本次一位全加器的设计实验，进一步了解一位全加器的功能，从仿真波形可以看出，本设计符合1位全加器的要求，由于是时序仿真，我们

5、可以看到输出总有些许延迟，而且能看到输入改变的时候，输出会产生毛刺。  通过本次实验，初步学习了Quartus II 软件的使用，巩固了理论知识。