实验一原理图法设计一位全加器

《实验一原理图法设计一位全加器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验一原理图法设计一位全加器一．实验目的1．学习并掌握QUARTUSII软件的基本操作。2．学习在QUARTUSII下用原理图输入法设计简单逻辑电路与功能仿真的方法。二．实验仪器设备1．PC机一台2．QUARTUSII6.0。三．实验要求1．预习教材中的相关内容，画出一位全加器的原理图。2．学习QUARTUSII软件的使用。3．用图形输入方式完成电路设计，编译、仿真。四．实验内容及参考实验步骤一、设计输入1、开机，进入QUARTUSII。2、为本工程设计建立一个文件夹。3、建立半加器设计文件。选择File菜单之New项，选择文件类型，本设计选择BlockDiagram/Sch

2、ematicFile,建立一个图形编辑文件.4、输入元器件。在图形编辑区右击鼠标，选择Insert,Symbol项。从SymbolLibraries项中选择primitives库，然后选择相应的元件和输入输出引脚。（或直接在SymbolName中输入所需元件的名称进行选取）。5、连接。将各元件用鼠标按图1连接。图1半加器原理图6、输入引脚名称。在引脚的PIN_NAME处左键双击使之变黑，键入引脚名称。7、保存文件。选择File菜单之Save项,将文件存入本工程文件夹内。二、创建工程并编译1、创建一个新的工程，将半加器文件加入工程。2、编译。点击StartCompilation

3、按钮进行编译。如果发现错误，改正后再次编译。三、仿真1、建立波形文件。选择File菜单之New项，选择OtherFles中的VectorWaveformFile文件类型，建立一个波形文件2、设定仿真时间。选择菜单Edit的EndTime….项设定仿真时间域。例如1us.3、输入端口信号。选择菜单View的UtilityWindows项的Node3Finder选项，在弹出得出的对话框中单击List按钮，将需要的端口信号拖倒波形编辑器中。4、编辑输入波形。在输入端口加上适当的信号，以便在输出端进行观察。5、保存文件。6、进行仿真。点击StartSimulation按钮进行仿真。7

4、、观察分析波形。观察仿真结果，并进行波形分析，看是否与设计相符。四、包装入库。选择菜单File的Create/Update项的CreateSymbolFilesforCurrentFile项，将当前文件包装成一个单一的元件，以后可以作为一个元件调用。五、顶层文件的建立1、关闭当前的工程。2、建立全加器设计文件。调用半加器元件和其他元件，按图2所示，建立全加器的原理图文件。图2全加器的原理图3、保存文件，建立一个新的工程，将全加器和半加器的文件包含在内，进行编译。4、进行仿真，验证设计的正确性。一．实验报告1、根据实验过程写出试验报告2、总结QUARTUSII的使用方法3、总结

5、原理图输入法的设计流程33